6月9日，欧洲超导量子计算头部厂商IQM宣布开发出一种新型量子纠错码“杠铃码”，其逻辑错误率比表面码低多达三个数量级，且所需的物理量子比特数量最多减少八倍。
新代码与很多其它高质量量子纠错代码不同之处在于，其保持了相当低的硬件复杂度，标志着向可扩展容错量子计算迈出了一大步。
据公开资料，新代码是业界给出的第一个能在现有的固定连通性超导硬件上原生实现、硬件复杂度不随码距增加的高效qLDPC（量子低密度奇偶校验码）完整方案。
表面码的天花板
量子纠错（QEC）的核心逻辑很简单，使用易出错的一些物理量子比特去冗余编码一个逻辑量子比特，周期性地测量稳定子来获取症候，再反馈纠错。
目前超导路线数一数二是表面码——它只需要最近邻的相互作用，方格拓扑的芯片就可以跑，Google、IBM早期做的QEC演示都是靠表面码。
但表面码的缺点是编码率很低。要得到码距d的逻辑量子比特，需要约d²个物理量子比特，想跑有意义的算法通常要用成千上万个物理比特才撑得起几个逻辑比特，制造和控制成本巨大。
学界很早就把目光转向了qLDPC码——理论上可以用远不到d²的物理比特编码多个逻辑量子比特，并且码距可观。只是qLDPC码通常需要非局域的连接。
超导芯片的量子比特连接图是制造时就已经确定了的。要得到qLDPC码所需要的远距离相互作用，往往要多层芯片、空气桥、TSV等复杂的制造工艺。这增大了制造复杂度，且会引入串扰和额外误差。
简单来说，好码配不上好硬件。
IQM本次工作的核心创新之处，就是为qLDPC码专门设计了与之匹配的芯片拓扑（Barbell架构），让所有必需的二量子比特门都是硬件原生支持的，并且近局域耦合器连接固定长度、全部平行布于单层，复杂度不随码距增长。
这就是杠铃码（Barbell Codes）——名字听起来很好，来源于每一对X型和Z型症候量子比特对通过近局域耦合器连接后，形似杠铃状结构。
六量子比特星型晶格加近邻耦合器
杠铃码成功的一个先决条件是芯片布局设计的巧妙性。
杠铃码的芯片布局叫6QSL+NLC架构，即六量子比特星型晶格＋近局域耦合器（Barbell Architecture），采用已验证过的倒装片（flip-chip）双层设计方法。
图：Barbell架构的芯片布局与综合征提取电路
第一层就是六量子比特星形晶格。每个六边形单元有六个量子比特，而它们通过一个中心元件（量子比特或谐振器）以星形方式连接。中心元件通过可调耦合器和六个量子比特相连。
此层可以并行执行所有局域两比特相互作用。总体来看，每个量子比特最多能与12个近邻交互，远比方格晶格的4个要多。
第二层是近局域耦合器。近局域耦合器用来连接一对X型和Z型的综合征量子比特。关键是所有近局域耦合器互相平行，长度固定，且完全可以在单个额外硬件层内完成路由，不需要空气桥，也不需要额外多层复杂的跳线。
按照论文里的硬件复杂度度量，杠铃码的硬件复杂度约为1.65。相比之下，表面码定义为1，类似的性能的双变量自行车码一般都大于3。
也就是说，杠铃码的硬件可制造性远优于其他qLDPC方案。
专为硬件设计的qLDPC码
杠铃码是平铺码（Tile Code）的特例。平铺码是二维平移不变、具有局部约束的qLDPC码族。
一个杠铃由一对X和Z综合征量子比特及它们周围六个六边形中的数据量子比特共同构成。每个X稳定子与Z稳定子的支撑集，都分布在这两个综合征量子比特的邻域内。
在QEC周期中，每个杠铃的两个综合征量子比特先利用近邻耦合器制备成一个贝尔对。接着，这些贝尔对经过精心构造的CNOT门序列，分别在两组数据量子比特上积累起X、Z错误信息。最后贝尔测量读出综合征。
上述QEC周期的电路深度仅为12层，极大地压缩纠错周期时间、缩小退相干时间。而且这里所有的CNOT门都实现了芯片原生，不需要通过门交换或长距离路由来进行模拟。
这种方案我们也称为超密综合征提取。它原本是用来在方格上实现颜色码，但到了IQM团队手里被用在了六量子比特星型晶格上。
低于阈值，直达万亿次操作
IQM团队在电路级均匀退极化噪声模型下，对多个不同距离的杠铃码做了蒙特卡洛模拟，使用的解码器是Relay-BP，这也是目前处理qLDPC码最实用的选择之一。
模拟结果显示：距离为14的杠铃码，物理错误率略高于10⁻⁴时，就能够支持数万亿个QEC周期。也就是说，它进入了一个所谓的“teraquop”区间，这就是能够支持大规模量子算法运行的区间。
这也是首次在qLDPC超导架构方案中报告进入此区间。
更直观地比较是，当物理错误率为10⁻³时，用400个数据量子比特编码16个逻辑量子比特，可以选择16个表面码块或选一个距离为11的杠铃码块，前者每轮逻辑错误率约为9.6×10⁻⁴，后者仅为8.8×10⁻⁷，相差近三个数量级。
图：杠铃码在均匀电路级噪声下的性能表现
IQM团队还模拟了逻辑ZZ测量操作，结果和纯存储实验比较，逻辑错误率仅略有增加，这证明了杠铃码不仅能用来存储，还可以实现容错的逻辑门操作。
为什么杠铃码更适合近期超导硬件
大家可能会将IQM的杠铃码与哈佛、IBM等的双变量自行车码（BB码）作比较。BB码同样也是qLDPC码族里的中流砥柱，但杠铃码有几个明显的优势值得关注。
硬件复杂度低。BB码需要多层路由，最长耦合器长度随着码距增大而变大。而杠铃码的耦合器长度固定，且都是平行的。
边界友好。杠铃码是平铺码，天然支持开放边界，不需要复杂化的边界修饰。这对于在芯片上拼凑多个逻辑块、进行晶格手术至关重要。
制造可行性更高。杠铃码每个量子比特顶多连接3个局域耦合器，中心元件没有控制线。这在工程上比需要6个连接的设计更友好。
当然，杠铃码也有代价。六量子比特星型晶格的每个单元需要中心元件和多模耦合，这种方案对制造的一致性要求非常高。但IQM团队也已经验证了一些相关元件的可行性，比如近期在星型架构上演示的结果CZ门保真度超过99.4%。
IQM团队也给了几个值得以后去探索的方向，比如：开发针对杠铃码的专用解码器；验证电路级噪声下平铺码的通用计算能力、以及在杠铃码上实现H、S、T等非克利福德门。
总之，IQM的杠铃码将码构造—症状提取电路—芯片连通性—电路噪声模拟—逻辑门容错验证等打成了一套闭环方案，且所有硬件组件均有已发表实验基础。
据悉，杠铃码将部署于即将推出、专门用于纠错的IQM Halocene纠错专用平台，今年公司准备向客户交付的150量子比特系统已与此方向对齐。
[1]https://arxiv.org/abs/2606.06062
[2]https://iqm.tech/press-releases/iqm-announces-novel-quantum-error-correction-approach-toward-fault-tolerant-quantum-computing/
