异构集成、基于芯粒（chiplet-based）的架构、混合键合、背面技术以及日益埋入式的封装结构正在重塑失效分析。
为了解从业人员如何看待这一转变，佛罗里达大学的一个团队向众多参与半导体设计、封装、系统、工具和失效分析的组织机构发放了一份匿名调查问卷。该问卷收集了约一百份回复，并深入探讨了组织的背景、支持的产品领域、失效分析的未来重点、关键瓶颈、样品制备挑战、新兴架构特有的痛点以及对工作流程加速和数据标准化的需求。
结果显示，异构集成、Chiplet和三维产品在受访者中占主导地位，占比 69%；封装和异构集成失效分析的重要性评分最高，达到 7.92 分（满分 10 分）。混合键合被认为是分析难度最大的新架构，占比 54%；高分辨率无损成像被认为是未来最重要的加速器，评分为 8.18 分（满分 10 分）；83% 的受访者支持正式的数据标准化框架。
完整的调查数据见附录 A（表 II），以提高透明度并支持未来的基准测试。
引言
传统的失效分析通常与器件级定位、物理拆解、材料表征以及在相对易于接近的半导体结构中进行根本原因隔离相关。这种模型仍然很重要，但现代产品的结构已经发生了变化。
图 1 展示了半导体失效分析的演变，从传统的以器件为中心的分析方法发展到先进异构集成技术所需的多抽象层次分析。先进的封装、扇出技术、Chiplet、三维堆叠、背面供电和混合键合等技术已经将失效机制重新分布到界面、埋入式互连、封装材料、热通路和组装引起的应力等多个层面。因此，失效分析现在需要在多个抽象层次上进行，而不仅仅局限于晶体管或互连领域。
这种转变带来了两种相关的压力。
i) 物理方面：目标区域更难接近，几何形状更脆弱，破坏性制备可能会扭曲正在研究的缺陷。
ii) 信息方面：有效的诊断越来越依赖于将电气、物理、热学、成像、工艺和封装等信息整合到一个连贯的解释中。因此，该领域不仅需要更好的仪器，还需要更强大的工作流程集成以及工具和团队之间更高效的数据交接。
为了研究从业人员如何看待这种变化，我们开展了一项调查：
i) 参与者来自无晶圆厂公司、OSAT 和封装机构、系统和 OEM 公司、EDA 和工具供应商、失效分析实验室、大学和其他机构。
ii) 该调查重点关注影响当前失效分析的实际障碍，尤其是在先进封装和异构集成领域。
本文的目的并非仅仅罗列调查结果，而是将其解读为失效分析重心发生更广泛转变的证据。为了完全透明，完整的调查结果列于附录 A（表 I）中。
调查范围及受访者概况
本次调查收集了来自半导体生态系统多个领域的约一百份匿名回复。机构构成包括：
a) OSAT 和封装机构（22%）
b) 无晶圆厂公司（19%）
c) 失效分析实验室（16%）
d) 系统和 OEM 机构（10%）
e) EDA 和工具供应商（10%）
f) 以及另外 23% 的受访者归类为“其他”。
“其他”类别中的评论表明，参与者包括学术机构、建模与仿真团队、原型制作与测试机构以及专业材料供应商，这使得调查范围超越了单纯的大批量生产。图 2 展示了现代半导体失效分析关键领域的百分比分布，重点关注封装、无晶圆厂生态系统、EDA/工具供应商以及人工智能辅助分析方法。
表 I 总结了调查的主要量化指标。这些指标将在后续章节中详细讨论；建议读者参考附录 A 中的表 II 以获取完整的调查结果。
故障分析领域的重要性
参与者被要求根据十分制对未来几年几个故障分析领域的重要性进行评分（见表 I）。结果颇具启发性：它们并非暗示器件级方法正在失去价值；而是表明封装耦合和系统耦合问题现在需要与传统的器件级工作同等的战略关注。
封装和异构集成故障分析的平均得分最高，为 7.92 分（满分 10 分）。系统级故障分析紧随其后，得分为 7.56 分；器件级故障隔离为 7.51 分；器件级物理分析为 7.03 分。这一排名尤其值得关注，因为封装和异构集成故障分析的得分超过了传统的器件级故障分析类别。实际上，这反映了芯片到晶圆集成、扇出封装、大尺寸基板、埋入式界面、跨域信号通路以及热机械相互作用等因素带来的诊断负担，而这些因素无法被传统的以器件为中心的流程所涵盖。
因此，该调查支持这样一种观点：失效分析正在向上扩展，从晶体管级结构扩展到界面、组件以及与现场相关的系统行为。
当前工作流程执行瓶颈
该调查还考察了最关键的组织挑战。尽管个人评分因类别而异，但最主要的压力集中在封装级缺陷、准备相关的访问问题以及将标准化数据与基于人工智能的解释相集成的困难上。这些结果应被视为一个相互关联的问题，而非孤立的抱怨。在先进的封装技术中，缺陷只有在以下情况下才能被解释：正确打开样品、以足够的分辨率对隐藏区域进行成像，并且将所得数据与电气行为、工艺历史和设计意图关联起来。
开放式回答强化了这种解释。参与者要求能够将故障机制与功能行为直接联系起来，增强建模和验证能力，并建立能够处理日益复杂的产品且成本和延迟不成比例的工作流程。多条评论明确指出，传统的故障分析方法速度太慢、成本太高，而且在某些情况下，对于高度集成的系统中，不足以确定真正的根本原因。这种担忧与定量反馈相符，表明工作流程的可扩展性现在已成为一个重要的技术问题。
样品制备与成像的局限性
样品制备仍然是本次调查中发现的最关键瓶颈之一。具体问题包括：如何在不引入伪影的情况下制备超薄片层；如何在先进的后端互连（BEOL）和低介电常数（low k）结构中实现精确的分层；如何获取感兴趣的区域，例如BSPDN、TSV、TGV和混合键合界面；以及如何稳定地制备受弯曲或翘曲影响的大型或非标准几何形状的样品。这些并非无关紧要的程序性不便。在许多先进的封装中，暴露结构的操作可能会改变断裂路径、重新分布应力、抹平界面，或去除可靠根本原因识别所需的证据。
一项相关的调查问题询问了哪些成像或分析方法最需要改进。无损分析方法的选择频率远高于有损分析方法，具体如下：
• 72%的受访者倾向于改进无损方法，而
• 28%的受访者倾向于改进有损方法。
这一结果尤为重要，因为它表明业界对在发生不可逆的损坏之前进行更深层次的可观测性有着强烈的需求。本节中的开放式回答反复提出以下要求：i) 更高的分辨率，ii) 更大的穿透深度，iii) 更快的处理速度，iv) 更精确的重建，v) 多模态成像，vi) 在不干扰组件的情况下定位真实三维体积内的缺陷的能力，vii) 纳米空隙检测和高分辨率三维X射线成像，以及viii) 更好地理解如何在数据有限和可信度受限的情况下使用人工智能。与此同时，破坏性分析的需求仍然对技术提出了很高的要求，包括用于易碎材料的低温扫描电镜、低剂量透射电镜、亚埃级计量以及超薄片制备。总而言之，这些发现表明，未来的失效分析将依赖于微创筛查和精心设计的破坏性确认之间更紧密的配合。
新兴架构及其痛点
该调查清晰地揭示了特定架构所面临的挑战。当被问及目前分析哪种新型架构最困难时，混合键合获得了 54% 的回复，远高于全包围栅极器件（24%）、背面供电网络（14%）和其他类别（8%）。这有力地表明，混合键合已成为当前失效分析领域的核心挑战。
针对混合键合的调查结果指出了三个主要的技术障碍：
检测键合界面处的空隙、间隙和错位；
实现横截面制备而不引入伪影；
管理翘曲的晶圆或芯片及其对键合良率的影响。
这些结果揭示了混合键合为何如此具有挑战性：诊断需要同时控制界面成像、样品制备精度和封装级力学性能。失效特征可能局限于局部，但其根源可能与整体翘曲、对准误差、氧化层状况、铜层形貌和工艺引起的应力有关。
环栅技术面临着不同的但又相关的挑战。在环栅分析中，56%的受访者认为电探测或纳米探测过程中造成的结构损伤是主要问题，而44%的受访者则认为在不损失器件完整性的前提下进行层化是主要问题。这种分布表明，访问本身正成为故障分析的风险之一。在高度精简的结构中，准备或接触器件的操作可能会改变正在分析的证据。
同样，在背面供电网络（BSPDN）分析中，75%的受访者认为从背面进行电探测或纳米探测是最困难的问题，而25%的受访者则指出定位和隔离埋入式电源轨中的缺陷是主要问题。这些反馈证实，BSPDN分析的主要挑战不仅在于定位，还在于如何通过日益隐蔽的架构进行实际的测量访问。
图3展示了受访者对新兴半导体技术优先级的百分比分布。混合键合技术最受关注，其次是环栅（GAA）器件和背面供电网络（BSPDN），这反映了行业正在向先进的异构集成和下一代器件架构转型。
关于三维异构集成整体的评论进一步拓展了这一图景。参与者提及了散热、电磁兼容性、有源嵌入式组件、芯片间故障隔离、热膨胀系数不匹配、混合键合质量、电源传输、信号完整性以及跨多个芯片和抽象层的交互等问题。
这些反馈表明，三维异构集成中的故障分析本质上是一个多尺度问题。根本原因可能不再能简单地映射到某个工艺模块或某个结构层，这就凸显了封装设计、工艺知识、特性分析和可靠性解释之间更佳整合的必要性。
哪些措施最能加速未来的故障分析？
在已提出的改进领域中，针对埋地结构和先进封装的高分辨率无损成像技术获得了最高的平均分，为 8.18 分（满分 10 分）。人工智能和机器学习实现的缺陷检测与分类紧随其后，得分为 7.27 分（满分 10 分）。整合来自多模态数据源（例如电气故障分析、物理故障分析、X 射线和数据融合）的标准化数据，而不是仅仅改进单个工具，也是一项重要的改进措施。
图 4 展示了新兴失效分析技术的平均重要性评级，重点突出了先进成像、人工智能辅助缺陷分类、数据集成和自动化样品制备在下一代半导体封装中的重要性。该结果为未来的发展提供了切实可行的路线图。
首先，必须以足够的分辨率和吞吐量使埋藏结构更加清晰可见。
其次，必须使多种模态的输出更容易对齐、比较和解释。
第三，只有当底层数据足够标准化，能够支持可靠的训练和验证时，人工智能才能发挥作用。
因此，该调查并未将人工智能视为专家失效分析的替代品，而是将其定位为一种加速器，只有在成像质量、数据质量和工作流程一致性得到提升后，人工智能才能真正发挥作用。
标准化与数据基础设施
本次调查中，最能达成共识的结果之一是标准化。高达 83% 的受访者表示，业界需要针对扇出型晶圆级封装、2.5D 中介层、3D 堆叠芯片和混合键合等先进封装技术制定正式的数据标准化框架，而仅有 17% 的受访者持反对意见。相关的开放式评论解释了其中的原因。参与者要求制定标准化的互连和接口定义、通用的故障分析数据格式和交接流程、更完善的统计报告规范、用于人工智能和机器学习的基准数据集、标准化的样品制备技术、工具与 EDA 和测试生态系统的集成，以及能够捕捉电气和热机械意图的端到端可追溯性元数据。
图 5 显示了调查结果，表明受访者认为先进半导体技术需要更多的故障分析工具和方法。绝大多数受访者 (83%) 认为，现有方法需要进一步发展，以应对现代封装和异构集成架构日益增长的复杂性。与此同时，少数人的观点也很重要。反对标准化的受访者并非否定严谨性；相反，他们警告说，单一的僵化框架可能无法适应各种各样的问题、制造商和应用。
他们还指出，过度标准化可能会抑制创造力，并且难以在专有环境中应用。这意味着最有效的途径可能是分层标准化模型。核心元数据、报告结构和多模态交接规范可以标准化，而详细的分析策略则应保持足够的灵活性，以适应产品特定的限制。
讨论
综合来看，调查结果支持关于失效分析发展轨迹的三个主要结论：
首先，失效分析的重心正从以器件为中心的学科转向封装、接口和系统级诊断。这种转变并非降低器件级方法的重要性，而是表明未来的失效分析必须日益关注封装的复杂性、异构集成以及电气、热、机械、光学和材料等多个领域之间的跨域相互作用。这种转变对于硅光子学、共封装光学器件、混合电子光子集成、背面供电和三维集成等新兴技术尤为重要，因为在这些技术中，失效机制可能不再局限于单个晶体管、金属线或芯片。在这些系统中，失效分析必须考虑光损耗、热漂移、耦合效率、波导损伤、界面分层、污染、应力引起的错位以及封装级退化等相互关联的因素，这些因素都会导致性能下降。
其次，调查发现的最棘手的问题是耦合问题。混合键合、背面供电、硅光子学和三维集成都需要同时控制访问、成像、反处理保真度和结果解读。例如，在光子系统中，仅靠传统的电学故障分析可能不足以解决问题，因为故障可能源于光模式限制的变化、光纤到芯片的耦合、谐振器失谐、加热器不稳定或机械引起的波导变形。同样，在混合键合和垂直集成系统中，相关缺陷可能隐藏在多个功能层之下，需要结合无损检测、目标横截面分析、电学表征和材料分析等多种方法。这些例子表明，未来的故障分析工作流程必须更加多模态、更具物理特性，并且更注重应用特定性。
第三，数据基础设施的重要性几乎与仪器设备不相上下。如果没有标准化的多模态数据结构、过程可追溯性以及检测结果与设计意图之间的联系，即使是高质量的测量结果也可能孤立存在，难以转化为可重用的工程知识。一个尤为重要的方向是将失效分析（FA）更紧密地集成到生产线和近生产线过程监控中。仅在完成制造、组装或封装级认证后才进行失效分析，成本高昂、耗时费力，有时甚至为时已晚，无法充分确定根本原因。因此，未来的失效分析应更贴近制造流程，以便在后续工艺步骤增加额外价值之前，检测到诸如晶圆翘曲、键合界面不均匀、光学对准漂移、污染特征、介电损伤或工艺引起的应力等早期指标。
这种在线方向（in line direction ）也自然而然地与先进电子制造和封装的数字孪生框架的开发相联系。数字孪生可以将设计文件、工艺参数、检测数据、计量输出、电学测试结果、光学测量和物理失效分析观测结果整合到器件或封装的统一表示中。这样的框架不仅允许将失效分析结果用于失效后诊断，还可用于预测学习、工艺校正、良率提升和可靠性预测，从而使失效分析成为闭环工程系统的一部分，而不仅仅是最终阶段的活动。
一项尤为重要的发现是，该调查将物理瓶颈与组织优先事项联系起来。受访者并非仅仅孤立地要求更好的显微镜或算法，而是隐含地指向一个集成的工作流程：从早期定位和过程感知监控开始，经过微创成像，必要时过渡到有针对性的破坏性分析，最终形成一个能够将观察结果与设计意图、工艺历史和系统行为联系起来的数据框架。这是一种比传统单芯片调试模型要求更高的故障分析模型，但正是先进封装、异构集成、硅光子学和未来系统级电子技术日益需要的模型。
结论
本文分析了一项针对约一百名参与者的行业调查，该调查旨在了解先进半导体技术中失效分析的当前和未来需求。结果表明，异构集成、Chiplet和三维产品目前占据受访者关注的主导地位，封装和异构集成失效分析已成为排名最高的战略重点领域。混合键合被认为是分析难度最大的新型架构，而高分辨率无损成像被认为是加速失效分析的最重要技术，标准化数据框架则是业界普遍的需求。
更广泛的信息是，失效分析不再能简单地被描述为一系列互不关联的检测步骤。在先进封装和异构集成领域，失效分析必须被视为一个协调的诊断系统，该系统连接了材料、结构、接口、封装力学、设计背景和数据基础设施。像这样的基于调查的研究具有重要价值，因为它揭示了从业人员认为该系统中最大的障碍所在。完整的调查数据（见附录A表I）有助于提高透明度，便于未来工作的可复制性和基准测试。目前的研究结果表明，故障分析的未来将取决于无损可观测性、考虑工件的样品制备、特定架构的诊断策略以及灵活但正式的数据集成框架的同步发展。
附录 A
表 II. 完整行业调查结果：先进封装与异构集成中的失效分析
下表列出了正文所述调查的所有定量和定性结果。此表旨在提高透明度，便于基准测试，并为未来的对比研究提供支持。百分比反映了选择每个选项的受访者比例；重要性评分采用 10 分制。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
