3D DRAM传闻背后，一条被低估的延伸路径。
据悉，台积电正在应最大客户英伟达的要求，评估生产3D DRAM的可行性，方案包括新建工厂或收购现有设施加以改造，量产时间表尚未确定，消息迅速在产业界引发讨论。
3D DRAM之所以被推到台前，直接推力来自AI算力扩张带来的存储供应焦虑。当前AI加速器的性能释放，越来越不取决于逻辑制程本身，而取决于数据能否以足够低的功耗和足够高的带宽在计算单元与存储之间流动。HBM是这一环节的核心载体，但HBM的生产占用大量先进DRAM产能，存储原厂将资源向高附加值产品倾斜，进一步收紧了一般服务器DRAM的供给。在这种情况下，英伟达寻求在既有存储原厂体系之外增加供应来源，并不难理解。台积电长期为英伟达代工GPU，又通过CoWoS封装将GPU与HBM集成在同一封装体内，对存储环节的接口、带宽和功耗约束有直接认知，由它来评估3D DRAM，在技术逻辑上有其合理性。
3D DRAM通过垂直堆叠存储单元来提高密度，被广泛视为DRAM技术的一个演进方向，却远未走到成熟量产阶段。台积电在逻辑代工上的工艺控制能力，未必能直接平移到DRAM阵列的制造中，后者涉及电容结构、刷新机制和良率爬坡等与逻辑制程差异显著的工程体系。存储原厂三星、SK海力士和美光在这一领域积累了数十年的工艺知识和规模产能，台积电若从零切入，面对的是一条学习曲线陡峭、资本密度极高的赛道。更现实的短期角色，可能仍集中在利用先进逻辑制程为存储客户代工基底芯片，而非直接制造DRAM存储阵列本身。
事实上，台积电在存储相关领域的延伸并非始于今日。在嵌入式存储方向，台积电的eRRAM已在40nm、28nm、22nm和12nm节点进入量产，eMRAM在22nm实现量产，12nm正在开发，并向5nm和6nm节点推进验证。这类嵌入式新型非易失存储主要服务于车规微控制器、工业控制和物联网终端，体量无法与HBM或DRAM相提并论，却使台积电在标准CMOS产线的后端集成中积累了存储器件与逻辑工艺协同的经验。这种“嵌入式”路径与“独立存储制造”路径在技术要求和商业逻辑上并不相同，但两者共同指向一个趋势：随着先进封装和异质集成成为性能提升的主要杠杆，逻辑代工厂与存储之间的界面正在变得比过去更模糊。
真正值得关注的格局变化，发生在HBM供应链的权力结构层面。从HBM4开始，SK海力士已将基底芯片的生产外包给台积电；美光同样确认由台积电代工其HBM4E的基底逻辑芯片；三星也在英伟达的要求下，首次将定制HBM的基底裸片交由台积电3nm工艺代工。三家存储原厂在基底芯片上同时向台积电靠拢，意味着台积电已经以“逻辑底座代工者”的身份深度嵌入了HBM价值链，而不再仅仅是封装环节的集成方。基底芯片承载着HBM与GPU之间的接口逻辑和定制功能，其制程选择直接影响带宽、功耗和产品差异化空间。当这一环节被系统性地交到台积电手中，存储原厂对自身产品逻辑底座的掌控力相应削弱，台积电在AI硬件供应链中的不可替代性则进一步上升。
全球三大顶级存储原厂同步将核心基底芯片业务移交台积电，标志着台积电的产业角色实现跨越式升级。如今的台积电，早已不再是单纯的芯片代工厂或封装服务商，而是深度嵌入全球高端HBM价值链、掌控核心基底工艺的关键核心。HBM基底芯片承载着GPU与存储芯片的核心接口逻辑、数据传输、功耗调控及定制化功能，其制程工艺直接决定高端AI硬件的带宽上限、能效水平与产品差异化竞争力。
从这个视角看，台积电最值得关注的是它是否在为一个更长期的供应链角色做准备。如果AI算力需求持续将存储推向系统性能的中心，那么逻辑代工与存储制造之间那道传统的产业边界，可能会在先进封装、基底代工和3D集成等多个层面上被逐步侵蚀。台积电不需要在DRAM市场上复制它在逻辑代工中的份额，只需要在“计算与存储如何被放在一起”这个环节上掌握足够多的工艺选项，就足以改变它在AI供应链中的议价位置。
风险同样清晰。存储芯片的强周期性并未消失，价格上涨刺激扩产、扩产随后压制价格的循环在历史上反复出现。台积电若以大规模资本投入进入存储制造，需要在AI需求的持续性和存储价格的波动性之间做出权衡。与此同时，三星、SK海力士和美光不会轻易让出它们在DRAM制造上的规模壁垒，而3D DRAM本身的技术成熟度也仍有待验证。更合理的判断或许是：台积电正在以嵌入式存储的既有积累为底座，以“HBM基底代工的角色升级”为杠杆，审慎评估是否将触角伸向存储制造。这一评估的走向，将取决于英伟达等客户愿意为“第二供应来源”支付多少溢价，也取决于台积电对自身工艺能力边界的确信程度。无论结果如何，逻辑代工与存储之间的那道墙，已经不再像五年前那样分明。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
