GlobalFoundries (GF) 于 2026 年 10 月 9 日（德国时间）在德国德累斯顿发布了其面向物理人工智能的新一代 FD-SOI 技术“FDX Fusion”。该公司似乎对人工智能半导体的下一个巨大市场充满信心，认为其竞争格局将与数据中心 GPU 市场截然不同。
FDX Fusion面向那些不仅需要计算，还需要感知、决策、通信和执行等功能的机器。这项第一代技术预计将实现相当于7nm工艺的数字电路性能，密度更是GF第一代FDX技术的两倍以上。此外，它还计划集成射频、模拟、混合信号、嵌入式非易失性存储器（eNVM）、内存计算和高密度逻辑性能。
GF高级副总裁兼欧洲工厂总经理曼弗雷德·霍斯特曼表示：“GF计划在未来几年投资约10亿美元用于FDX Fusion的研发。其中约2.5亿美元将用于购置设备，以确保初始产能。概念验证芯片将于2027年初问世，首个PDK（工艺设计套件）将于2027年中期推出。”
此次公告恰逢“SPRINT项目”竣工。该项目是GF在德累斯顿进行的一项工厂扩建项目，由GF根据《欧洲芯片法案》提供支持。该项目将提升GF生产基地的洁净室、研发设施和产能，GF计划将该基地用于其差异化半导体技术的生产。
霍斯特曼表示，FDX Fusion 架构体现了数据中心人工智能所需的半导体芯片与智能应用于汽车、机器人、无人机和工业设备等各种自主系统所需的半导体芯片之间的根本区别。
在接受 EE Times 采访时，他表示：“数据中心人工智能消耗大量电力。而物理人工智能则面临着完全不同的挑战。它需要的不仅仅是计算能力；它还需要传感器、执行器、通信能力、低功耗和成本效益。”
这就是GF提出的“STAC（感知、思考、行动、沟通）”背后的基本概念。FDX Fusion的主要目标并非优化数字计算密度，而是将强大的处理能力与机器与周围环境交互所需的功能相结合。
无需鳍片结构即可实现高静电控制特性
FDX是GF公司开发的FD-SOI技术。晶体管沟道位于形成于埋入式氧化层上的约70埃（7纳米）厚的硅薄膜内。由于该层非常薄，沟道在结构上完全耗尽。霍斯特曼表示：“这避免了在沟道耗尽上浪费能量。”
因此，FDX无需形成鳍片结构即可获得类似于FinFET的静电优势。霍斯特曼指出：“许多功能都由衬底本身实现。因此，无需形成鳍片即可实现全耗尽晶体管。”
GF正与CEA-Leti和Soitec合作，通过一项名为“Fast and FAMES”的欧洲项目，开发应变硅衬底。霍斯特曼先生表示，这些合作伙伴已在法国建立了一条用于生产此类衬底的试验生产线。该衬底采用70埃厚的应变硅薄膜，旨在将电子迁移率提高约25%。霍斯特曼先生介绍说，这项联合开发基于此前参与GF“22FDX”项目开发的联盟。
无需使用 EUV，且掩模数量已减少到大约 50 个
这种新型衬底是GF公司为实现7纳米级性能而采取的举措之一，其工艺流程比目前最先进的FinFET技术更为简单。“无需使用极紫外光（EUV）即可实现7纳米级性能，”霍斯特曼说道。
“虽然最先进的2nm/3nm FinFET工艺需要70到80个掩模，但最初的FDX Fusion工艺预计只需要大约50个。这种衬底将大大简化工艺。减少掩模数量将降低工艺复杂性，减少缺陷的发生概率，从而提高良率并降低成本，”霍斯特曼说道。
GF计划采用最先进的ArF浸没式光刻技术、增强的套刻控制以及德累斯顿掩模制造商AMTC提供的高精度掩模，而不是EUV光刻技术。
Horstmann 认为，“虽然最新的 ASML 浸没式系统显著改善了套刻和 CD（关键尺寸）控制，但与标准掩模相比，使用 AMTC 的多电子束掩模写入系统生产的掩模可以实现大约 30% 更高的套刻和 CD 裕度。”
这种工艺策略至关重要，因为GF并非仅仅将FDX Fusion定位为一种制造低成本、小型化数字晶体管的技术。该平台旨在将高密度逻辑与物理人工智能系统所需的众多模拟、射频、存储和电源功能集成在一起。
霍斯特曼解释说：“我们可以将体区用于高压器件，将FD-SOI区用于高密度逻辑器件。这使得集成不同的功能变得更加容易。”
据GF称，FDX Fusion将高密度数字逻辑与高性能射频和模拟/混合信号功能、低泄漏操作、嵌入式非易失性存储器和内存计算相结合。
据霍斯特曼称，该平台有望将逻辑密度提高到每平方毫米约 1400 万至 1800 万个门，同时保持现有 FDX 架构的低功耗性能和集成特性。
“我们可以保留22FDX的优势，例如超低功耗以及与传感器和执行器的出色集成。超低功耗对于自主移动系统和无人机至关重要，”霍斯特曼说道。
（来源：编译自eetjp）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
