高通完成HBC内存架构初步验证

高通公司今天上午宣布，已完成其高带宽计算 (HBC) 内存架构的初步验证，该架构将成为公司即将推出的 Dragonfly 数据中心 AI 加速器的核心部件。这种堆叠式内存架构将使高通及其制造合作伙伴在小型计算芯片上堆叠多层 DRAM，从而使内存更靠近访问它的计算硬件，进而使高通能够获得更近距离硬件部署带来的能效和成本效益优势。

该技术的最新验证使HBC距离商业化产品部署又近了一步，预计将于明年开始提供样品。高通公司现已验证该技术有效，其能效和内存带宽均接近预期，这使得他们能够明年开始量产，同时让客户（和投资者）及时了解高通Dragonfly AI250加速器及其后续产品的研发进展。

HBC 是高通公司在2026 年投资者日上首次宣布的一项新技术，它由高通公司主导，旨在利用近内存计算在内存容量、内存性能和生产成本之间取得新的平衡——高通公司希望在所有这三个方面都取得突破。

从根本上讲，这项技术是HBM和其他内存堆叠技术的进一步改进。但与HBM不同的是，HBM是将多个DRAM芯片堆叠在一个基础芯片上，并通过超宽内存总线连接到主机处理器，而HBC旨在通过在堆叠底部放置一个小型计算芯片来省去中间环节。

原则上，将内存置于计算芯片之上具有诸多优势。其中最显著的优势在于能效，因为数据传输本身就需要消耗能量——而长距离传输大量数据则需要消耗更多能量。通过将内存置于计算芯片之上，可以省去HBM连接相对较短的传输距离（更不用说LPDDR5X等外部内存），从而最大限度地减少数据传输所需的能量。这些节省下来的能源可以用于提升芯片自身的性能，或者在相同的能耗下集成更多芯片。

计算芯片本身并不是一个完整的处理器。但是，通过将内存带宽密集型操作放在该芯片上，然后将结果发送回位于处理器中心的更大的计算芯片，高通公司正努力使其内存和计算硬件尽可能地靠近彼此。

高通的努力也着眼于降低生产成本。由于HBM采用宽内存总线，需要CoWoS或EMIB等先进封装技术才能将HBM堆栈连接到计算芯片和内存控制器。但通过将大部分计算工作负载转移到位于内存下方的计算芯片，连接计算芯片和芯片封装上其他位置的大型处理器芯片所需的带宽大大降低。因此，这种连接可以使用更经济的技术，例如传统的二维有机衬底。

尽管如此，HBC 并没有完全消除复杂性。与 HBM 一样，它仍然需要使用 TSV 将多个 DRAM 芯片（或在高通的案例中：晶圆）键合到另一个芯片上，这本身就是一个极具挑战性的过程。这意味着对复杂制造技术的需求并未消失，只是从内存堆叠和高速芯片连接简化为仅内存堆叠。

最后，高通希望在内存带宽和内存容量之间取得更好的平衡。值得注意的是，该公司的HBC设计采用LPDDR5X DRAM芯片，而非HBM所使用的超薄高性能芯片。该公司尚未公布该技术的最终性能，但HBC堆栈的容量预计已经超过目前HBM4实现方案的容量。

高通公司贯穿始终的核心论点是，HBC 提供了一种比任何其他内存架构（无论是 HBM、片上 SRAM 还是封装外 LPDDR）都更全面的解决方案。诚然，HBC 相对于所有这些技术都有其优势和劣势，但正如高通公司所论证的，HBC 可以在不受限于片上 SRAM 的容量限制或高昂成本的情况下，实现远优于外部 LPDDR 的内存带宽（以及性能），并且接近 HBM 的性能。

最终，这一切都是为了让高通能够制造出更好的用于人工智能推理的芯片，以比现有技术更少的缺点来满足推理对内存带宽和容量的需求。

深入验证过程本身，高通公司在其圣地亚哥实验室的测试单元中，将早期 HBC 样品堆栈连接到其初始 HBC 验证单元上。

虽然测试装置本身看起来并不起眼，但其内部的芯片对于高通公司的数据中心计划至关重要。

鉴于这只是早期样品，需要指出的是，他们当时使用的HBC堆栈只有两层DRAM芯片。出货产品将采用四层DRAM芯片。因此，高通目前尚未达到测试全尺寸堆栈的阶段。

高通简要概述了他们的验证方法，他们告诉我们，他们使用 HBC 测试堆栈和自动化测试仪，该测试仪用于测量堆栈作为 LPDDR5X 设备和 HBC 设备的性能。

最终，高通通过成功的验证测试得出了三大主要结论。首先，当然是这项技术本身有效，证明了其可行性。其次，在性能方面，高通根据自身规格，测得其HBC解决方案的能效（以每瓦带宽计算）是HBM4的五倍以上。最后，虽然该公司没有公布具体的带宽数据，但他们表示测得的带宽比外部LPDDR5X高出18倍。

尤其值得一提的是，该技术的能效表现略低于高通最初的预期，他们原本希望其能效能比HBM高出6倍。但如果这一水平能够延续到最终产品中，仍然代表着能效方面的显著提升。

据高通公司称，他们的验证测试也包括产品的散热性能，但该公司并未透露更多细节。高通公司迄今为止对此鲜有置评，但散热问题是他们需要克服的主要技术难题之一，因为在堆叠式内存架构中，作为基础芯片的更活跃的计算芯片预计会产生更多热量。

随着HBC技术的初步验证完成，高通正着手推进其商业化进程，计划推出Dragonfly AI250加速器。作为今年即将上市的Dragonfly AI200加速器的继任者，AI250将是首款集成HBC技术的产品，并且未来也将成为高通AI加速器的关键组成部分。AI250目前尚未公布具体上市日期，但据高通透露，将于今年上半年开始提供样品。此前高通曾宣布样品将于今年早些时候推出，而此次提前推出可能意味着计划有所提前。

如果HBC项目进展顺利，这项技术的应用范围也不仅限于蜻蜓人工智能加速器。高通此前已宣布，他们也会将这项技术应用于面向消费者的骁龙产品——尽管该公司目前尚未具体说明何时以及会应用到哪些产品上。

今年夏天，高通高管推出了一种名为高带宽计算 (HBC) 的架构，旨在解决人工智能推理（以及现在的智能体人工智能）领域长期存在的“内存墙”问题。本质上，这些模型的性能越来越依赖于芯片向计算提供数据的速度，而不是处理器的计算能力（芯片的计算速度）。

这个问题既影响人工智能模型的性能，也影响运行人工智能工作负载的成本。高通概述了两种广泛应用的策略：一种是将人工智能模型存储在高速片上内存中，另一种是使用堆叠式高带宽内存（HBM）来支持处理器。高通提倡第三种策略——近内存计算（HBC），它将计算机更靠近至关重要的内存。

高管们认为，为了弥合日益扩大的计算需求与数据满足能力之间的差距（即消除“内存墙”），计算需要更靠近内存及其存储的数据。这能让AI模型更快地访问所需数据，并减少数据传输到计算所需的耗时、耗能和成本。

这是高通公司在 7 月份首次推介 HBC 架构时提出的论点，也是他们现在仍在坚持的论点。

高通公司数据中心CPU和AI副总裁兼总经理Gerardo Giaretta最近对记者和分析师表示：“在传统的计算机架构中，通常使用DDR内存，内存封装容量通常很大，但通道狭窄，数据传输速度非常慢。目前，AI领域主要关注HBM架构。它主要增加了通道数量，提高了计算单元和HBM之间的数据传输速度。但挑战在于HBM的高昂成本，这主要体现在解决方案的成本上，特别是HBM的功耗、复杂的中介层、2.5D封装、共主机封装等等。”

Giaretta 认为，HBC（将计算移至数据存储位置附近）正在解决的就是将数据移至计算端再移回的问题。

“这种封装方式，内部包含一个内存堆栈——在我们的例子中，是基于LPDDR的——内存堆栈下方还有一个计算芯片，”他说道。“基本上，你不再需要以数据包的形式传输数据。内存和计算芯片之间自动拥有非常高的带宽，并且由于数据传输的距离不再是毫米级，而是微米级，因此可以显著节省能源。简而言之，数据传输的空间大大减少，从而显著降低了能耗，提高了能源效率。”

Giaretta进一步解释说，在第一代HBC芯片中，高通采用了LPDDR堆栈，并在堆栈下方集成了一个完整的AI加速器，大部分AI工作负载的操作都在这里完成。根据架构和具体实现方式的不同，部分操作可能会转移到中央系统芯片（SoC）——即高通的Dragonfly AI250——上进行。也就是说，大部分处理工作仍然在HBC封装内完成。

高通公司已开始量产其人工智能推理平台AI250，该平台预计将于明年发布。AI250的浮点运算能力（TFLOPS）显著高于HBC，但AI250与LPDDR之间的接口速度比HBC慢。他表示，关键在于如何指示HBC执行其所需的操作。

“你应该把这种特定实现方式下的高性能计算（HPC）看作是一个协处理器，一个共存的组件，”Giaretta说道。“一旦你发出这样的指令，并且大部分解码操作都在HBC内部完成，那么你的端到端性能就不会受到这条较慢链路的影响，因为你只需要发送结果。你不需要发送数据，只需要发送结果。”

自7月以来，高通专家一直在阐述HBC将要解决的推理挑战。本周，该公司宣布其实验室已拥有第一代HBC芯片，其完整的内存读写路径和近内存计算能力已在生产级测试中得到验证。

高通工程师使用行业标准的自动化测试设备 (ATE) 进行验证工作。测试结果表明，HBC 的内存带宽可达 LPDDR 的 18 倍，能效比第六代高带宽内存 HBM4 高出 5 倍（以每秒太比特/瓦计算）。

“这项技术确实能够实现推理，并且显著提升了解决方案的性能，”Giaretta 在谈到研究结果时说道。“正如我们一开始所说，人工智能推理不仅受限于内存带宽，而且在很大程度上受限于内存带宽。而这项解决方案能够以最低的能耗提供所需的带宽……从运营成本的角度来看，其能效——也就是数据传输所消耗的能耗——至少降低了一个数量级。”

凭借这些成果，高通正推进其计划。一年多来，高通一直在筹划成为人工智能数据中心领域的重要参与者，并力图成为英伟达的替代选择。如今，HBC将被集成到Dragonfly AI250中，打造高管们所说的完整的AI推理加速器平台，该平台将成为高通Dragonfly Rack（高通用于推理工作负载的全栈基础设施）的基础。AI250预计将于2027年上半年开始提供样品。

HBC 芯片的验证也是多年路线图的第一步，AI250 和即将推出的 Dragonfly C1000 CPU 的样品都计划在明年推出，而 Dragonfly AI300 的样品将于 2028 年推出。

Giaretta表示：“这项验证对我们来说尤为重要，因为HBC（高带宽计算）是我们的解决方案与其他方案的显著区别。我们的解决方案不仅仅是内存。这就是我们称之为HBC的原因，即高带宽计算。我们的计算能力真正强大，位于内存堆栈之下。我们的解决方案不仅仅是提高内存带宽，而是将计算能力置于内存之下，从而获得更高的内存带宽。”

他还提到，高通正在与多家合作伙伴共同探索HBC技术的各种应用方式。Dragonfly AI250并非唯一一款会采用该技术的产品。

他还表示，HBC 芯片的验证也应该消除人们对高通能否在明年实现 AI250 高良率生产的承诺的疑虑。

“重要的是要明白，这并非一款普通的芯片，”贾雷塔说道。“这是史无前例的。我们通常不会为一款芯片的发布做博客或预告之类的宣传。高通生产过无数芯片，但我们从未这样做过。我们之所以决定这样做，正是因为它是一项全新的技术，而且能够很好地验证我们明年在高良率制造方面将会取得的成就。”