CoWoS（Chip‑on‑Wafer‑on‑Substrate）是台积电开发的先进封装平台。该技术可以将处理器、芯粒以及高带宽内存堆叠集成在同一个封装内部。对于AI加速器与高性能计算系统而言，CoWoS尤为关键——这类系统中的处理器需要极高的内存带宽以及高速的芯片间通信。CoWoS平台主要分为三大变体：CoWoS‑S、CoWoS‑R和CoWoS‑L，三者核心差异在于芯片互连所采用的结构。
CoWoS-S：硅中介层的经典方案CoWoS‑S是最早问世、技术最成熟的版本。代号中的“S”代表硅中介层（silicon interposer），这是一块置于逻辑芯片与HBM堆叠下方的大面积硅片。中介层内部制作精细的金属布线，为各类器件提供高密度互连；硅通孔（TSV）垂直贯穿中介层，将电信号与供电传输至封装基板。
CoWoS‑S的核心优势是电学性能优异。硅工艺可实现极细布线，带来高互连密度、低延迟与高效的数据传输；嵌入式深沟槽电容还可以稳定高负载处理器的供电。上述特性让CoWoS‑S适合对性能稳定性、超宽内存接口有严苛要求的高端产品，其工艺也已经高度成熟。
英伟达的A100、H100、H200等AI芯片均依赖于台积电的CoWoS-S封装技术，其核心是基于65nm工艺制造的硅中介层。以H100为例，该芯片采用台积电4nm制程生产GPU核心，通过CoWoS-S硅中介层与6个HBM3堆叠互连，成为市场上首个使用HBM3的产品，DRAM带宽达到上一代A100的两倍以上。AMD的MI300系列则采用了更为复杂的混合方案：先通过台积电SoIC技术将5nm计算芯粒与I/O芯粒进行垂直堆叠，再整体通过CoWoS-S硅中介层与HBM3进行2.5D封装集成，在实现1.2TB内存带宽的同时，研发成本降低了约30%。
但制造超大尺寸硅中介层难度高、成本昂贵。随着AI处理器规模扩大，集成更多计算芯粒与HBM堆叠，所需中介层尺寸会超出传统光刻光罩的极限。台积电虽可通过光罩拼接实现多次曝光，但中介层面积越大，制造复杂度越高、缺陷风险随之上升，使其进一步尺寸扩展面临挑战。
CoWoS-R：RDL中介层的可扩展方案CoWoS‑R则采用再分布层（RDL）中介层替代整块的硅中介层。该结构依靠多层铜布线与聚合物介质层完成器件互连。由于不再依赖单片大尺寸硅片，RDL中介层更容易扩展，以实现更大的封装；同时它具备一定机械柔韧性，能够降低应力，提升封装焊点可靠性。
联发科的56G企业级网络ASIC芯片就采用了CoWoS‑R封装工艺，依托RDL结构高扩展性、高可靠性的优势，实现多接口、多功能芯粒的集成封装，完美适配企业级高速网络传输、数据中心交换机等场景，兼顾性能与量产成本。此外，多款国产及海外中端AI推理芯片也都采用了CoWoS‑R方案，无需极致的训练算力带宽，依靠其大尺寸封装能力与低成本优势，可实现多芯粒集成，满足云端大规模推理、边缘算力集群的量产需求。
但采用这一结构的代价是CoWoS‑R的布线密度整体低于CoWoS‑S。其布线线宽更大，因此并不最适合要求极高的短距离芯片间接口。即便如此，它拥有良好的信号与电源完整性，对于优先追求封装可扩展性、设计简洁性，且希望控制制造成本的大型高性能计算系统极具吸引力。CoWoS‑R于2023年实现量产。
CoWoS-L：硅桥与RDL的混合方案CoWoS‑L融合了前两种方案的特点：采用RDL中介层完成封装整体的大范围布线，同时在关键位置嵌入小型硅芯片，即本地硅互连（LSI）。这些硅桥在需要最高带宽的区域，为相邻逻辑芯片、处理器与内存提供高密度互连；非关键路径的信号则走外围RDL通路。
这种混合架构实现了重要的性能平衡：在关键互连区域可以达到接近CoWoS‑S的互连密度与电学性能，又无需单片巨型硅中介层；它同时又继承了CoWoS‑R出色的可扩展性与机械柔性。CoWoS‑L还可以集成嵌入式深沟槽电容与其他专用元器件，优化供电能力与封装功能。
英伟达的Blackwell系列GPU是CoWoS-L最具代表性的应用。Blackwell B100和B200 GPU使用CoWoS-L封装技术将其两个计算芯粒连接起来，该技术依赖配备本地硅互连（LSI）桥接器的RDL中介层，可实现约10TB/s的数据传输速率。英伟达Blackwell架构芯片虽仍采用台积电4nm生产，但在B200/B300中已开始转用CoWoS-L先进封装，2024年Q1英伟达Blackwell芯片订单占CoWoS-L封装产能超过70%。博通也在其3.5D XDSiP平台中采用CoWoS-L封装技术，可提供约5.5倍光罩尺寸的封装，总面积达到4719平方毫米，能够将逻辑IC、最多12个HBM3/HBM4堆叠和其他I/O芯片整合在一起。
因此CoWoS‑L非常契合现代AI硬件的发展方向。下一代加速器将集成多颗计算芯粒、更多HBM堆叠以及愈发复杂的通信网络。在这样的尺寸下，整块硅中介层方案变得不具备实用性，而纯RDL中介层又无法在全部接口上提供足够互连密度；LSI的选择性嵌入恰好解决上述两个痛点。台积电已于2024年启动CoWoS‑L量产，并持续开发更大尺寸版本。
结语CoWoS‑S成熟度最高，拥有稳定高密度硅基布线，但受限于尺寸与成本；CoWoS‑R主打可扩展性、柔性与大封装简易制造，但互连密度更低；CoWoS‑L属于混合方案，在最关键位置实现硅级高性能，其余区域采用RDL布线。由此，CoWoS‑L正成为超大尺寸下一代AI加速器最具潜力的方案。不过三款方案仍各有用武之地，不同产品对性能、成本与制造条件有着差异化需求。
