MCU内置小型FPGA CLB功能受关注

过去近三十年间，从工业电机到光伏逆变器，从车载电驱到数字电源，C2000几乎定义了数字控制系统的一切。虽然Arm、RISC-V都在突袭C2000，但有工程师感叹：“C2000就像MCU界的机械键盘，尽管薄膜键盘铺天盖地，但有情怀的玩家还是首选机械键盘。”

不过市场的需求毕竟是多样化的，C2000不可能满足所有要求，所以很多厂商都在对标C2000做出了相关的MCU。

对C2000来说，2019年推出的CLB（Configurable Logic Block，可配置逻辑模块）堪称划时代的一个技术，相当于给MCU嵌入了一个小型的FPGA/CPLD，从而缩小系统尺寸，甚至完全省去FPGA/CPLD或其他外部逻辑器件。

时隔7年，业界终于开始关注并跟进这项技术。纳芯微、ST、Microchip近期接连出手，推出类似的逻辑模块，虽然名称各不相同，但方向都很明确，可编程逻辑正在成为MCU厂商新的发力点。回头来看，C2000早在7年前就已布局，可见TI的前瞻和C2000护城河之深。

CLB（Configurable Logic Block，可配置逻辑模块）可以理解为一组能够通过软件配置的数字逻辑单元。工程师可以根据实际需求，将不同逻辑模块组合起来，实现特定功能，也可以用来扩展现有片上外设。

CLB能够通过交叉开关与ePWM、eCAP、eQEP等控制外设互联，也可以连接GPIO。这样，CLB既能独立处理外部输入信号，也能参与片上外设的控制逻辑。

CLB的子系统由多个相同的功能单元（Tile）组成。以F2837xD系列为例，其CLB子系统包含4个相同的Tile，不同器件所包含的Tile数量可能更多或更少。这些Tile既可以独立工作，也可以组合使用，以实现更复杂的逻辑功能。 

每个Tile均包含以下功能子模块：

• 4输入查找表（LUT4）：用于实现逻辑运算；

• 计数器（Counter）：用于计数及相关控制；

• 有限状态机（FSM）：用于实现状态控制逻辑；

• 输出3输入查找表（Output LUT）：用于配置输出逻辑；

• 高级控制器（HLC，High-level Controller）：用于实现高级控制功能。

CLB应用方式非常丰富。例如，可以利用CLB实现更高级的PWM保护机制，或者生成复杂的自定义PWM波形，还可以对PWM脉冲进行消隐（Blanking）或抽稀（Thinning）处理。此外，CLB还可以用于信号捕获与检测、智能滤波和信号调理，也能够生成脉冲序列输出。甚至可以用它实现绝对值编码器接口，例如Tamagawa T-format、EnDat和BiSS等协议。

在电机驱动、数字电源、储能变流器等应用中，MCU承担着控制算法的运行任务。但实际系统中，还有不少零散的逻辑功能需要处理。

比如，编码器位置解码、复杂PWM保护、自定义串行通信协议等。这些功能看起来并不复杂，却未必有现成的片上外设可以直接实现。传统做法是增加CPLD或FPGA，由外部逻辑器件承担这些任务。这样一来，系统需要增加芯片、PCB布线和外围电路，器件之间的信号传输也会引入额外延迟。

能不能把这些逻辑直接放进MCU？这正是CLB要解决的问题。与外部逻辑器件相比，CLB有几个明显优势：

• 可以直接集成在MCU内部，不再需要额外的外部器件；

• 由于CLB Tile位于MCU内部，因此可以直接访问芯片内部的各种资源，包括CPU和各类外设的关键信号；

• 这些内部信号既可以用来扩展现有控制外设的功能，也可以用于修改其逻辑，或者与外部信号组合，实现更加复杂的逻辑控制；

• 内部还配备了一个简单的可编程处理单元，用于在CLB外设与CPU存储器之间传输数据；

• 最多支持存储4条程序，可以通过选定CLB信号的状态变化来触发执行；

• 内部信号的时序已经由TI按照指定的CPU工作频率进行设计，因此，使用CLB创建的逻辑能够满足相应的时序要求，开发人员不需要像使用FPGA那样，额外进行复杂的时序约束和处理；

• 支持完全通过软件进行配置，这意味着，即使设备已经部署到现场，开发人员仍然可以修改CLB配置和逻辑功能，简单来说，可以通过一次软件更新，就改变CLB所实现的逻辑。

CLB尤其在电机控制和数字电源两个领域非常重要，这刚好和C2000的市场对应。

在电机控制领域，CLB可以实现BiSS-C、EnDat 2.2、T-Format、SSI等主流绝对值编码器协议的解码，还能完成脉冲序列输出，例如正交编码器信号分频、绝对值位置信号转换为QEI信号等。PWM也是一个重要应用方向。通过CLB，工程师可以组合不同故障信号，实现更复杂的PWM保护逻辑，也可以扩展PWM输出通道。

在数字电源领域，CLB还可以用于LLC谐振变换器的同步整流控制，以及三电平逆变器的延迟保护等功能。这些逻辑由片内CLB硬件并行执行，不需要CPU逐条处理，因此可以减少CPU负担，并获得更确定的响应时间。与此同时，原本需要外部逻辑器件完成的功能被集成到芯片内部，也减少了板级互联，有助于提高系统可靠性。

纳芯微在11月3日，推出NSSine系列实时控制MCU/DSP新成员——NS800RT503xC与NS800RT5049C系列。新品最大的变化，是在原有实时控制平台上新增了4个可配置逻辑块（CLB，Configurable Logic Block）。

NS800RT503xC/5049C型号中的字母C，代表产品集成了CLB。

NS800RT503xC包括NS800RT5039C和NS800RT5037C，分别提供512KB和256KB Flash。封装覆盖LQFP48至HLQFP128，最多提供67个GPIO，并支持通过QSPI接口进行片外存储扩展。该系列为不同成本、封装尺寸要求的电机控制和工业应用提供了更多选择。

NS800RT5049C则提供512KB Flash，具有100引脚和64引脚封装选项，主要面向对控制性能和集成度要求更高的数字电源、伺服及汽车电子应用。

为了方便开发，纳芯微还提供了图形化CLB配置工具NOVOCLBConfig及配套示例应用，降低逻辑设计和方案迁移的门槛。

除了新增CLB，NS800RT503xC/5049C系列延续了NSSine平台原有的实时控制能力。搭载240MHz Arm Cortex-M7内核，支持双精度浮点运算单元（FPU）和DSP指令集，集成eMATH数学加速核与mMATH数字处理单元，可以满足电机FOC、数字电源控制环路等复杂算法的运算需求。存储最高配置512KB Flash和256KB SRAM，为程序运行和高速数据处理提供支持。

模拟与控制外设方面，高速ADC、高分辨率PWM（HRPWM）、Σ-Δ调制器滤波器（SDFM）等资源也得到保留，覆盖从信号采样到功率控制的主要环节，适用于SiC、GaN等宽禁带功率器件的控制。

值得注意的是，这不是纳芯微第一次搭载CLB，2025年10月30日纳芯微就表示NSSine系列全系搭载高性能Cortex-M7内核与CLB，集传统MCU的易用性与FPGA的灵活定制性于一体。而在2026年的慕尼黑电子展上，纳芯微最新发布的NS800RTA7也搭载了CLB。

Microchip在可编程逻辑领域其实有一定积累。早在CLB出现之前，PIC系列MCU就已经集成了CLC（Configurable Logic Cell，可配置逻辑单元）。

CLC可以理解为一种小型硬件逻辑电路。用户可以通过配置逻辑门、触发器和信号选择关系，实现简单的组合逻辑与时序逻辑。例如，将多个输入信号进行AND、OR、XOR运算，或者利用触发器完成简单的状态控制。整个过程由硬件完成，不需要CPU执行指令。

不过，CLC的逻辑资源相对有限，更适合处理简单的信号组合和外设控制。当逻辑关系变得复杂，需要多个逻辑单元相互连接时，就会受到一定限制。 

为此，Microchip进一步推出了CLB。两者虽然名称不同，但并不是完全独立的两套技术。可以理解为，CLC侧重于提供相对独立的基础逻辑单元，而CLB则通过更大规模、可互联的逻辑阵列，让用户能够搭建更复杂的数字电路。

Microchip在PIC16F13145系列中就已经引入CLB。该模块由32个基本逻辑单元（BLE，Basic Logic Element）组成，每个BLE包含一个4输入查找表（LUT）和一个触发器。用户可以通过逻辑综合工具，将这些单元组合成需要的逻辑功能。

2026年4月21日，Microchip进一步扩大CLB产品阵容，推出PIC16F13276和PIC18-Q35两个系列。

其中，PIC16F13276集成32个BLE，延续了此前PIC16系列的逻辑资源规模；PIC18-Q35则将BLE数量提升至128个，是此前32个BLE的四倍。每个BLE同样由4输入LUT和触发器组成，能够实现组合逻辑、时序逻辑以及两者结合的数字逻辑功能。

值得注意的是，Microchip此次不仅增加了逻辑资源，还进一步完善了CLB与其他片上外设的连接能力。PIC18-Q35扩展了CLB与PWM、互补波形发生器（CWG）和数字信号调制器（DSM）等外设的连接，可用于更复杂的波形控制和电机控制应用。

另一个值得关注的变化，是CLB可以在芯片上电或复位时自动加载预设配置。即使CPU尚未开始执行程序，CLB也能先行初始化并独立运行。这对于汽车安全、工业控制等需要确定启动时序的应用具有实际价值。

在开发工具方面，Microchip提供CLB Synthesizer，支持图形化拖拽设计、逻辑仿真、时序分析和硬件调试。新版工具还支持在VS Code环境中使用，工程师不必手动配置大量寄存器，也可以完成逻辑设计和验证。

Microchip表示，CLB的目标之一是以单颗MCU替代传统的MCU+CPLD组合，减少外围芯片数量、PCB面积和系统成本。两个新系列主要面向电机控制、工业自动化和汽车安全等对实时响应有要求的应用。

这里还有一个细节值得一提：Microchip并没有因为推出CLB就取消CLC。在PIC16F13145等产品中，两者甚至可以同时存在，芯片集成32个BLE的CLB，以及4个独立CLC。简单逻辑交给CLC，更复杂的逻辑交给CLB，形成不同层次的硬件逻辑资源。

ST在11月3日也针对AI数据中心和物理AI最新推出了STM32G5系列混合信号MCU，集成16个逻辑单元的可编程逻辑阵列（PLA，Programmable Logic Array）。

从命名上就能看出，STM32G5是STM32G4的继任者。STM32G4是ST首款集成丰富模拟外设的混合信号MCU，配备了5个ADC、7个数模转换器（DAC）、6个运算放大器和7个比较器。同时，它还集成了分辨率达到184ps的高分辨率定时器、支持灵活数据速率的CAN接口，以及能够加速部分三角函数运算的数学运算单元。

STM32G4帮助ST提前布局了这些新趋势。举例来说，NVIDIA采用的高密度供电参考设计中，就使用了STM32G4。

此次推出STM32G5，ST希望为下一代高效率数据中心和更复杂的机器人系统提供新的选择，是首款采用Cortex-M33内核的混合信号MCU，提供单核和双核配置（双核STM32G5D预计明年推出）。

该处理器主频达到280MHz，CoreMark得分为1136分。作为对比，上一代STM32G4采用Cortex-M4内核，主频为170MHz，CoreMark得分为569分。这意味着STM32G5的性能达到上一代产品的两倍。它也是ST迄今速度最快的Cortex-M33 MCU。

STM32G5的一大特点，是丰富的模拟和数字外设资源。这也让它区别于其他STM32 MCU及市场上的竞品。例如，对于需要实现高级脉宽调制（PWM）的工程师，STM32G5提供了支持12通道的高分辨率定时器。电机控制应用则可以利用新增的位置编码器。此外，新系列还集成了以下外设：

• 12位ADC，支持伪差分模式，可改善信噪比；

• 超高速比较器，传播延迟仅20ns，并支持窗口模式；

• USB Full Speed控制器；

• I3C接口支持。

值得注意的是，这也不是ST首次集成PLA了。今年2月推出的STM32H5E/H5F，就已经引入了PLA。

CLB这个东西很重要，但是很明显厂商都不怎么作为重点宣传。而在如今，厂商也开始强调CLB的重要性，说明这个东西已经开始逐渐火热。

虽然各家的技术架构、逻辑规模和实现方式有所不同，但目标却十分一致：让MCU不仅能够运行控制算法，还能直接完成复杂的硬件逻辑控制。

当然，内置CLB、PLA并不意味着MCU能够完全取代FPGA。无论逻辑资源规模、互联能力还是开发灵活性，这些模块与真正的FPGA仍有明显差距。但对于大量不需要完整FPGA的应用来说，能够省掉一颗外部逻辑芯片，就已经具有足够的吸引力。