上证报中国证券网讯（记者 李兴彩）以前AI芯片追求算力峰值，现在更看重数据供给效率、能效等，芯片设计成为一个系统工程，系统集成对EDA工具提出了新需求……在近日于上海举行的2026芯和半导体用户生态大会上，来自沐曦股份、江波龙、村田、武汉新芯等算力产业链上的行业人士，围绕AI对EDA的新需求展开讨论。
芯和半导体董事长凌峰在主题演讲中表示，进入AI时代，计算单元已扩展为机柜乃至集群，算力高低要看整个系统的词元（Token）产出效率和综合成本，芯和半导体围绕系统技术协同优化（STCO）方法论，与AI算力产业链伙伴携手筑牢AI算力底座。
在本次大会上，芯和半导体发布了EDA2027版本。除全新的3DIC PDK（工艺设计工具包）和光电联合仿真平台外，新版本充分体现出“AI for EDA开始从单点功能走向平台化和产品化。”Agentic AI超级智能体平台AgentEvo负责理解设计任务、编排工程流程并调用专业EDA工具，推动AI从辅助操作进一步进入真实设计流程；Physics AI可信物理智能底座XAI则利用AI进行建模、预测和优化，扩大工程师可探索的设计空间。两大核心AI能力形成“AI探索、专业EDA验证”的闭环。
从单卡到“集成” 系统技术协同优化需求凸显
AI时代需要怎样的芯片？在本次论坛上，沐曦股份CTO彭莉、立讯技术CPO陈琼南、村田SVP封明安、武汉新芯CTO周俊、江波龙高级技术专家田福俊等行业人士一致认为：AI时代，局部最优已经越来越难以保证系统最优，芯片设计成为一个系统平衡问题，系统技术协同优化成为“刚需”。
彭莉表示，AI芯片设计已经从注重单卡算力，走到了注重性能和性价比平衡的系统工程阶段。陈琼南提到，芯片、封装、存储、互连、供电和散热之间的相互影响日益增强，如果缺少系统级联合仿真，问题往往要到后期才能发现，一次设计修改增加的成本可能高达数千万元。
“系统级EDA让我们从芯片看到系统，AI for EDA则让AI真正进入设计主流程。”在圆桌环节，芯和半导体创始人、总裁代文亮总结，随着设计空间不断扩大，AI也将承担更多方案探索和优化工作，但最终仍需要专业EDA和可信物理仿真完成工程验证。系统技术协同优化理念让不同环节围绕同一个系统目标更早协同，让模型、数据和多物理仿真真正贯穿设计过程。
芯和携手产业链伙伴 筑牢算力底座
AI正在改变衡量算力的方式，目光敏锐的EDA公司早已奔向AI新需求。
凌峰表示，AI算力时代，要求芯片设计从一开始就站在系统层面，以整体能效和成本为目标，把芯片、封装、板卡直至机柜放在一起考虑，让电、热、力、光等多物理问题在设计前期得到协同解决。
“木桶的短板，才是决定芯片性能的关键。”凌峰表示，系统算力取决于算力、存力、运力、电力中最短的一块，任何一个环节掉队，芯片再强也难以发挥。而这几块“木板”之间相互牵连，热会影响电，电又会影响信号，各自优化已难以解决问题。
凌峰介绍，为了解决“短板”问题，芯和以系统级设计与多物理场仿真能力为基础，向上引入AI智能体，向外将仿真工具从芯片一路扩展到整机，并已通过与产业链伙伴的多项合作推动STCO落地。
在会议现场，联想集团首席工程师、总监莫志坚分享了联想与芯和历时一年多联合打造EDA Agent 2.0的实践。现场演示中，EDA Agent已经从单点辅助走向多智能体协同，从解答设计规范、承担建库和布局布线，到边设计边检查，覆盖了多个研发环节，从读取器件手册到输出DDR分析报告，全程自动完成。该流程使设计迭代效率提升约5倍，人工操作减少约90%。
