AI芯片对HBM的需求，正在推动高带宽存储技术不断演进。而这一次，英伟达希望改变的可能不只是HBM的性能，还有整个HBM产业链的分工方式。
近日，SemiWiki刊文分析了英伟达正在推进的NVHBM（定制化高带宽内存）架构。文章指出，NVHBM带来的变化，可能不仅仅是将更多逻辑功能集成到HBM内部，更重要的是，它有机会重新划分存储芯片设计、晶圆制造、DRAM生产以及先进封装之间的责任边界。
其中，一个值得关注的消息是，英伟达据称要求三星、SK海力士和美光在新一代NVHBM产品中采用台积电3nm工艺制造逻辑基底芯片（Base Die），同时要求DRAM芯片采用第六代1c制程。
如果这一方向最终落地，HBM产业链可能出现一个新的分工模式：英伟达负责定义内存架构，台积电负责制造逻辑基底芯片，三星、SK海力士和美光则继续发挥各自在DRAM制造和堆叠方面的优势。
HBM的竞争，开始从DRAM制造延伸到逻辑基底芯片
要理解NVHBM带来的变化，首先需要看传统HBM的结构。
传统HBM主要由多层DRAM芯片和底部的逻辑基底芯片组成。DRAM负责提供存储容量，逻辑基底芯片则承担辅助逻辑功能以及与处理器之间的物理接口。通常情况下，内存控制器仍然集成在GPU或AI加速器一侧。
而NVHBM正在改变这一设计思路。
按照SemiWiki的分析，英伟达希望将定制化内存控制器集成到HBM的逻辑基底芯片中，同时重新设计内存与计算芯片之间的接口。这样一来，Base Die就不再只是传统意义上的辅助逻辑层，而是成为影响整个内存架构的重要组成部分。
这也意味着，HBM的设计可以进一步拆分。DRAM阵列继续采用专门的存储制造工艺，而负责控制和接口的逻辑基底芯片，则可以交由先进逻辑晶圆厂制造。
事实上，这一方向并不是突然出现的。
2024年4月，SK海力士就宣布与台积电合作，将先进晶圆代工技术应用于HBM4的逻辑基底芯片。到了同年12月，Marvell也公布了定制化HBM计算架构，将逻辑基底芯片、控制器功能、芯片间高速互连以及先进封装结合起来。
英伟达此次推进NVHBM，则进一步将这种定制化思路延伸到多个存储供应商，希望通过统一架构，让不同厂商能够围绕相近的技术标准展开生产。
台积电3nm，为什么会进入HBM产业链？
这次消息中比较值得关注的一点，是台积电3nm工艺的角色。
根据SemiWiki援引的韩国媒体报道，英伟达要求三星、SK海力士和美光采用台积电3nm工艺制造NVHBM的逻辑基底芯片，同时DRAM部分则围绕第六代1c制程进行标准化。
这里需要明确，英伟达并不是要把整个HBM堆栈都交给3nm工艺制造。
DRAM芯片和逻辑基底芯片承担的任务完全不同，前者需要依靠专门的DRAM工艺实现存储密度、功耗和性能之间的平衡，后者则更接近逻辑芯片，需要集成控制器、接口等功能。因此，两者本身就不需要采用相同的制造工艺。
英伟达希望做的，是把逻辑部分与存储部分进一步分开。
对于台积电而言，这意味着先进逻辑制造能力有机会进一步进入HBM供应链。过去，HBM的核心竞争力主要集中在DRAM制程、TSV、芯片堆叠和封装良率等方面，而随着逻辑功能向Base Die集中，先进逻辑工艺的重要性也会随之提升。
对于三星而言，这一变化尤其值得关注。
三星此前在HBM制造中，拥有DRAM、逻辑制造以及相关封装能力。不过，按照上述报道，三星已经接受了英伟达提出的相关要求。这意味着，即使三星本身具备晶圆代工能力，在英伟达定制HBM的供应链中，也可能选择将逻辑基底芯片交由台积电制造。
当然，目前有关具体制造安排的信息仍来自媒体报道，相关企业尚未公开确认完整的制造协议，不能将其视为已经确定的量产分工。
HBM产业链，可能从一体化走向模块化
SemiWiki认为，NVHBM真正值得关注的地方，在于它可能推动HBM制造模式发生变化。
过去，HBM是一种高度协同的存储产品。从DRAM晶圆制造、TSV加工、晶圆减薄，到芯片堆叠、键合、测试和最终认证，各个环节之间都有非常紧密的联系。
NVHBM如果采用统一的逻辑基底芯片架构，就有机会让不同企业更加专注于各自擅长的环节。
例如，英伟达负责定义控制器、内存接口以及系统级性能要求；台积电利用先进逻辑工艺制造定制化Base Die；三星、SK海力士和美光负责DRAM芯片制造以及后续堆叠；先进封装企业则可以承担部分芯片集成和封装工作。
从产业链角度看，这相当于让HBM从过去相对一体化的产品，向更加模块化的制造体系发展。
这种模式的好处在于，可以让不同企业的技术优势得到更充分的发挥。存储厂商不必独立承担所有逻辑芯片制造工作，先进晶圆代工厂则可以获得新的业务机会。
但模块化并不意味着不同厂商生产的HBM可以直接互换。
即使采用相同的Base Die架构和相同的DRAM制程代际，不同厂商在DRAM器件结构、功耗、热特性、制造波动以及可靠性方面，仍然可能存在差异。
更重要的是，HBM不是简单地将几颗DRAM芯片堆叠在一起就能完成。
真正的难点，仍然在堆叠、键合和良率
从制造角度来看，NVHBM并不会因为逻辑基底芯片与DRAM分开制造，就降低HBM本身的工艺复杂度。
相反，当不同环节由不同企业负责时，芯片之间的接口以及制造过程中的协同要求可能变得更加严格。
首先是Base Die与DRAM之间的集成问题。逻辑芯片和DRAM芯片采用不同的工艺制造，在电气特性、物理结构、供电要求以及热特性方面都可能存在差异，如何确保两者稳定连接，是必须解决的问题。
其次是堆叠和键合良率。HBM依靠TSV等垂直互连技术实现多层DRAM之间的连接，芯片对准精度、键合质量以及制造过程中的累积误差，都会影响最终产品的良率。
此外，将控制器功能集成到Base Die之后，功耗分布也会发生变化。逻辑芯片运行产生的热量如何传导至DRAM堆栈，以及如何与旁边的GPU或AI加速器协同进行散热设计，都需要重新评估。
还有一个容易被忽视的问题，就是测试和质量责任的划分。
当Base Die和DRAM由不同企业制造时，如果最终封装产品出现故障，问题可能来自DRAM阵列、控制器逻辑、垂直互连、键合工艺，也可能来自供电或封装环节。
因此，不同制造环节必须建立更加完善的中间测试、故障定位和生产追溯机制。即使各个零部件都通过了独立测试，也不代表最终堆叠产品一定能够达到预期性能和良率。
换句话说，统一架构可以让不同供应商按照相近的设计要求生产，但并不能自动保证最终产品具备相同的性能和可靠性。
谁来制造HBM，可能不再是一个简单的问题
如果NVHBM的模式逐渐成熟，未来HBM产业链的竞争边界可能会进一步发生变化。
过去，市场关注的是三星、SK海力士和美光谁能在DRAM制程、HBM堆叠层数、带宽、功耗和良率上取得领先。
而在定制化HBM架构下，竞争将不再局限于存储厂商之间。
先进晶圆代工厂可能参与逻辑基底芯片制造，先进封装企业也可能承担更多集成环节。系统厂商则通过定义内存架构和接口，进一步掌握产品设计的话语权。
不过，这并不意味着传统存储厂商的重要性会因此下降。
DRAM制造能力、TSV工艺、晶圆减薄、芯片堆叠、键合技术以及量产良率，仍然是HBM供应商难以绕开的核心竞争力。即使Base Die可以交由外部晶圆厂制造，真正将多个DRAM芯片整合成高性能、高可靠性的HBM产品，依然需要长期积累的制造经验。
SemiWiki认为，判断这种模块化制造模式能否真正成立，关键并不是多家供应商能否采用相同的Base Die设计，而是它们能否持续交付满足相同系统要求的完整HBM产品。
这需要在带宽、延迟、功耗、信号完整性、热特性和长期可靠性等多个方面完成验证。
从这个角度看，NVHBM所反映的产业变化，可能比单纯的HBM性能升级更值得关注。
AI芯片厂商正在越来越深入地参与存储架构设计，先进晶圆代工厂也开始承担更多存储系统中的逻辑制造任务。未来，HBM的竞争或许不再只是几家DRAM厂商之间的竞争，而是系统设计、逻辑制造、存储工艺和先进封装共同参与的一场产业链竞争。
谁来设计HBM、谁来制造Base Die、谁来生产DRAM，以及谁来完成最终堆叠，可能逐渐成为几个可以分别讨论的问题。
但要真正实现这种分工，最终仍然要看制造良率和产品可靠性，而不是仅仅依靠一套统一的设计架构。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
