长期以来，全球半导体产业遵循摩尔定律，通过不断缩小晶体管尺寸的“几何缩微”路径，推动芯片性能持续提升。然而，随着制程技术不断逼近物理极限，先进制程的研发与生产成本指数级攀升。此外，自2019年5月，华为被美国制裁以来，无法获取最先进制程来制造最先进芯片，难以通过传统路径突破芯片性能瓶颈，发展陷入“卡脖子”困境。
在这样的产业与时代背景下，华为历经多年探索终破局。2026年5月25日，IEEE国际电路与系统研讨会（ISCAS 2026）在上海举办，华为董事、半导体业务部总裁何庭波在此次会议上正式发布华为韬（τ）定律，这是中国首次在全球半导体领域提出系统性的产业演进原则，为后摩尔时代全球半导体发展提供了全新的中国方案。
“韬”字承载着深层寓意，一方面其取自希腊字母τ（tau）的音译，在电路理论中，τ代表时间常数，即信号在电路中传播、切换产生的延迟时间，τ值越小，电路响应速度越快、能效比越高；另一方面，“韬”亦蕴含“韬光养晦、厚积薄发”的内涵，象征华为在外部技术封锁压力下，坚守长期主义、深耕技术积累的发展理念。
韬定律的核心，不是遵循摩尔定律依赖的“几何缩微”逻辑，转向以时间微缩为核心的全新演进路径。不同于传统模式一味追求晶体管尺寸缩小，韬定律将优化核心聚焦于全栈“时间成本”的压缩，构建起贯穿器件、电路、芯片到系统层面的多层级协同优化体系，通过系统性降低时间常数τ，实现芯片性能、能效与晶体管密度的同步提升。这一转变跳出了对尖端光刻设备的依赖，让成熟制程（7nm/5nm）的产能价值得到充分释放，为突破技术封锁提供了可行路径。
作为韬定律落地的核心支撑技术，逻辑折叠（Logic Folding）实现了芯片设计从二维平面到三维立体的革命性突破。传统芯片电路都采用平铺布局，信号传输路径冗长，延迟与功耗居高不下；而逻辑折叠技术将平面电路立体堆叠，让原本分散的关键功能模块物理距离大幅缩短，显著压缩信号传播时延，同时突破平面布局的密度限制。实测数据显示，该技术可在相同制程下实现晶体管密度提升53.5%、能效提升41%，无需EUV光刻机即可达成接近先进制程的性能表现。
事实上，韬定律并非停留在理论层面的概念，而是经过多年实践验证的成熟体系。过去六年，华为基于韬定律的核心思路，已成功设计并量产381款芯片，覆盖通信、计算、终端、车载等多个领域，为技术落地积累了扎实经验。
面向未来，华为明确了清晰的发展目标，2026年秋季即将发布的麒麟2026芯片，将首次完整商用逻辑折叠技术，采用双层架构设计，从技术表现来看，麒麟2026实现了晶体管密度53.5%的大幅提升，达到每平方毫米238百万颗晶体管的行业新高度，核心主频提升至3.1GHz，P核能效同步提升41%。其核心优势在于，垂直集成大幅缩短了芯片内部信号传输距离，显著降低信号传播的电阻与电容负载，从底层压缩了信号时延，实现了电路性能的质变。何庭波直言：“我们的解决方案走得通，走得远。我们新芯片的性能完全可以持续对标另外一条路径。”
从中长期来看，华为计划到2031年，基于韬定律的高端芯片晶体管密度达到等效1.4nm制程水平，比肩摩尔定律极限路径下的芯片性能，真正实现从技术追赶到底层规则引领的跨越。
韬定律的发布，不仅是华为突破外部封锁的关键举措，更重塑了全球半导体产业的发展逻辑。它打破了先进制程垄断带来的产业壁垒，为全球半导体产业提供了“不拼尺寸拼速度、不依赖尖端设备靠架构创新”的全新思路，推动产业从单一的制程竞赛，转向系统架构、全栈协同的多元创新赛道。
作为中国企业首次主导提出的半导体底层演进原则，韬定律标志着中国半导体产业正从“追赶者”向“规则参与者”转变。近日，央视总台旗下新媒体账号玉渊谭天也发文谈及了我国半导体领域高压下实现的突破。玉渊谭天表示，目前，中国芯片已走出了不同于西方的路，9年来，所谓的中美“脱钩”甚至激发了中国技术的突破。芯片成熟制程产能持续爬坡，实现集成电路产品出口破万亿的历史性突破；“卡脖子”技术正被持续攻坚；芯片刻蚀、封装等领域实现国产规模化替代。如今，中美在人工智能、先进制造、新能源、量子科技等领域几乎同时站在第一梯队。
轻舟已过万重山，华为韬定律的发布再一次证明了：美国想通过极限施压打断中国科技发展的进程是不可能的，只有合作才能给中美双方创造共同发展的空间。
