Cadence在最新的一篇博客中欢迎Ausdia加入 Cadence。
据介绍，自 2026 年 4 月 16 日起，Ausdia 的旗舰产品TimeVision 时序约束管理解决方案正式成为 Cadence 产品组合的一部分，这将进一步巩固我们致力于提供市场上最完整、最具可扩展性的时序签核解决方案的使命。
资料显示，Ausdia成立于2006年，总部位于加利福尼亚州桑尼维尔市，致力于提供卓越的时序约束开发、验证和管理解决方案，可与所有实现和时序签核流程完美配合。Ausdia的客户包括全球领先的半导体公司，其解决方案广泛应用于人工智能、高性能计算和汽车领域的SoC和IC开发。而综合平台解决方案Timevision就是他们的核心产品。据介绍，该平台用于生成和验证与静态时序分析引擎相关的时序约束，以确保设计的正确性。Ausdia 的创始人利用多核软件架构、专利分析算法和创新的形式化验证技术，创建了 Timevision，旨在处理大型、复杂的 SoC 设计，尤其适用于超过 1 亿个实例的情况。
Ausdia表示，芯片设计正变得日益复杂、成本高昂，设计和验证的难度也越来越大。如今的SoC芯片正是这种复杂性爆炸式增长的罪魁祸首——这源于芯片设计规模的扩大、IP模块使用量的增加、先进工艺节点的运用、时钟数量和时钟域的增多，以及为了在所有时序组合和模式下实现时序一致性而设置的复杂约束。因此，市场迫切需要一款能够生成和验证与静态时序分析引擎相匹配的设计约束的综合产品，以确保设计的正确性。
约束、时钟或时序方面的错误会造成巨大的成本，这常常迫使设计团队采取最小化策略——设计一套完全最小化、安全可靠且最不易出错的时序约束。经验丰富的芯片设计专家认识到，这是一个复杂且多方面的问题，需要多种能力和技术来解决。简单的结构或语义工具和方法只能发现简单的问题，同时会产生大量误报，需要设计人员进行审查。解决方案应有助于设计团队创建满足设计需求的约束，使其能够满足功耗、性能和面积目标，同时最大限度地降低因时钟或时序问题而需要重新设计的风险。
Timevision，就是解决这个问题的很好选择。在 DAC 2025（芯片到系统大会）上，Ausdia推出了 Timevision ™ OneSource。
Timevision OneSource 解决了现代 SoC 设计团队面临的一个关键挑战，即在优化工具对芯片设计进行大幅转换后，保持手工设计的时序约束的完整性和可用性。
OneSource 技术旨在解决现代优化引擎带来的根本性挑战，这些引擎会打破层级结构、重构接口、复制元素，并执行诸如翻牌库和克隆等高级转换。这些优化虽然显著提升了 PPA，但也使得原始的程序化 SDC 约束无法以其原始形式使用。
“左移方法论使得设计团队能够创建复杂且可编程的约束文件，这些文件能够正确且一致地映射到他们最初的RTL设计上，”Ausdia首席执行官Sam Appleton表示。“然而，当优化工具重构层级结构、合并触发器并克隆元件以实现更优的PPA时，这些黄金约束就无法再映射到转换后的设计中。OneSource通过自动转换源约束，使其与优化后的网表无缝协作，从而解决了这一关键问题。”
为什么时间限制是签核风险的新前沿
随着设计不断向更先进的工艺节点发展，时序收敛的要求也达到了前所未有的高度。但越来越多的证据表明，签核失败的根本原因并非签核工具本身，而是为其设定的约束条件。
缺失、错误或不一致的时序约束会在设计流程中悄然传播，直到流程后期修复成本最高时才会显现出来。对于拥有数百万条时序路径的复杂SoC而言，手动查找这些问题已不再现实。
行业需要更智能的方法——而这正是 Cadence TimeVision 解决方案旨在提供的。
Cadence TimeVision解决方案简介：自动化约束开发与管理
TimeVision解决方案是一个经过业界验证的平台，能够自动识别从RTL到最终验收的整个设计流程中的约束错误。通过结合结构分析、时序分析和形式验证技术，TimeVision解决方案为约束管理带来了前所未有的严谨性和自动化程度，这是大多数团队以前难以企及的。
该平台专为规模化应用而构建，旨在应对当今生产环境中规模最大、技术最先进的SoC设计的复杂性。它不仅能发现问题，还能帮助团队从一开始就制定更完善的约束条件，从而缩短迭代周期，加快芯片上市速度。
TimeVision 解决方案已获得一些世界领先的半导体公司的信赖，并通过正式部署计划证明了其大规模的实际影响。
虽然 TimeVision 解决方案将继续作为独立工具受到 Cadence 的支持，但它也将集成到Tempus Timing Solution 产品 组合中，提供真正的端到端时序签核解决方案，涵盖约束开发和管理，直至最终静态时序分析 (STA) 签核。
对我们的客户而言，这意味着：
减少后期意外：及早发现限制问题，避免其演变成代价高昂的芯片故障。
更快完成：自动化约束管理减少了手动调试时间，加快了验收速度。
更有信心：在运行最终 STA 之前，确保你的约束条件是正确的。
将 TimeVision 解决方案添加到 Cadence 产品组合中，体现了我们持续致力于引领约束验证市场领域的决心，以及不断提高数字设计签核能力标准的决心。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
