八年前，格罗方德（GlobalFoundries）宣布停止7nm FinFET工艺的研发。八年后，这家晶圆代工厂正在尝试以另一条技术路线，重新进入先进逻辑工艺的竞争。
在接受Tom's Hardware采访时，格罗方德FD-SOI业务部门副总裁Sudipto Bose详细介绍了公司的新一代FDX Fusion工艺。这项技术以FD-SOI（全耗尽型绝缘体上硅）为基础，采用先进平面晶体管，不使用EUV光刻，目标是实现7nm级别的功耗和性能，同时达到8nm级别的逻辑密度。
这不是一款传统意义上的7nm工艺。按照格罗方德公布的数据，FDX Fusion的逻辑密度为每平方毫米1400万个逻辑门，约相当于5600万颗晶体管/mm²（按照双输入NAND门、每个逻辑门对应4颗晶体管计算）。
格罗方德之所以将其定位为7nm级别，主要依据并不是晶体管密度，而是芯片最终能够实现的功耗和性能。
这也反映出格罗方德对FDX Fusion的定位：不与传统先进FinFET工艺正面比拼晶体管密度，而是通过FD-SOI结构、材料和工艺创新，在不使用EUV的情况下，提供具有竞争力的性能，并尽可能降低芯片设计和制造成本。
突破传统工艺的性能边界
格罗方德并不是现在才开始投入FD-SOI技术。
Sudipto Bose表示，公司在这一领域已经持续投资接近八年。目前，格罗方德的22FDX及22FDX+平台已经获得了相当数量的客户，超过90家客户的产品正在进入生产爬坡阶段。
这也是格罗方德继续开发FDX Fusion的重要原因。
FD-SOI与传统FinFET最大的区别在于晶体管结构。它采用超薄硅层和埋氧层（BOX），通过控制沟道硅层的厚度实现完全耗尽。相比传统体硅工艺，这种结构具有低功耗和良好的背栅控制能力。
其中，自适应体偏置（Adaptive Body Bias，ABB）是FD-SOI的重要技术优势。通过调整施加在晶体管体区上的电压，可以改变晶体管的阈值电压：正向体偏置能够降低阈值电压、提升性能，反向体偏置则可以提高阈值电压、降低漏电功耗。
这种能力让芯片能够根据不同工作负载，在性能和功耗之间进行动态调整。
格罗方德认为，FD-SOI的潜力并没有因为22nm这一工艺节点而结束。FDX Fusion正是希望在保留原有技术优势的基础上，进一步提升数字逻辑密度、射频性能和存储集成能力。
Sudipto Bose甚至举了一个例子：目前的22FDX在一些应用中，虽然逻辑门密度并没有达到16nm工艺的水平，但在CPU频率和每瓦性能等系统指标上，已经能够达到16nm级别，部分情况下甚至可以达到12nm级别。
这也是格罗方德理解工艺节点竞争的方式：晶体管密度固然重要，但最终芯片能否满足系统对性能、功耗和面积的要求，同样重要。
FDX Fusion的核心技术
那么，FDX Fusion究竟如何在传统FD-SOI结构上进一步提升性能？
首先是晶体管本身。
Sudipto Bose透露，格罗方德正在与Soitec和CEA-Leti合作，在FAMES项目下开发用于FDX Fusion的应变硅衬底。
由于FD-SOI依赖Soitec供应的特殊绝缘体上硅晶圆，三方正在研究如何在这些衬底中引入应变，改善电荷载流子的迁移率，进而提升晶体管性能。
目前，这一方案已经在实验室证明了可行性，合作伙伴正在进一步完善制造工艺，为大规模生产做准备。
除了衬底材料，格罗方德还在对PFET和NFET进行多项性能优化。
Sudipto Bose透露，FDX Fusion的研发投入大致分为两个部分：约50%用于晶体管本身，另外50%用于接触栅极间距（CPP）和金属层间距的优化。
后两者直接关系到晶体管及互连结构的密度。格罗方德正在通过更先进的图形化技术、光刻工艺以及栅极氧化层工程，进一步缩小相关尺寸。
在光刻路线方面，FDX Fusion仍然采用DUV，而不是EUV。为了达到目标栅极和金属间距，关键层预计需要使用多重图形化技术。
格罗方德尚未公布具体的CPP和金属间距数据，Sudipto Bose表示，其中涉及一定的技术IP，公司希望先完成首批硅片验证，再逐步向客户公布。
这也说明，FDX Fusion并不是简单地将现有22FDX工艺缩小，而是需要在晶体管、衬底、光刻和互连等多个环节进行系统性升级。
为什么敢称其为7nm级性能？
FDX Fusion最值得关注的地方，是它在逻辑密度与性能之间采取了不同的定义方式。
格罗方德公布的目标是每平方毫米1400万个逻辑门，按照双输入NAND门的换算方式，相当于约5600万颗晶体管/mm²，这一水平接近三星8nm级工艺。
那么，为什么格罗方德不直接将其称为8nm，而是定位为7nm级？
Sudipto Bose解释，逻辑门密度主要决定芯片的物理尺寸，但并不能完整反映芯片的实际性能。FDX Fusion除了提升逻辑密度，还保留了FD-SOI的自适应体偏置能力，并对标准单元和金属互连进行了优化。
格罗方德希望最终芯片在TOPS/W等指标上，达到甚至超过传统7nm工艺的表现。
在功耗和性能方面，公司还给出了相对明确的目标：以现有一代FDX平台为基准，FDX Fusion希望实现30%的性能提升和40%的功耗降低。如果采用标准核心进行比较，至少希望实现20%的改善。
当然，这些都是格罗方德目前的研发目标，最终表现仍取决于具体应用和芯片设计。
从这个角度看，FDX Fusion的7nm级定位，并不是在宣称自己拥有与传统7nm FinFET相同的晶体管密度，而是希望通过不同的技术组合，获得相近的综合性能。
不追逐通用CPU
从应用方向来看，格罗方德并没有将FDX Fusion定位为通用CPU或大型AI计算芯片的制造平台，而是希望继续强化自己在连接、射频和低功耗芯片领域的优势。
首先是连接芯片，包括Wi-Fi、蓝牙、蜂窝通信以及卫星通信等应用。这些领域一直是格罗方德FD-SOI的重要市场，而FDX Fusion希望通过进一步改善射频性能，满足更高的数据传输需求。
Sudipto Bose特别提到了500GHz的fT/fmax指标，即晶体管的截止频率和最大振荡频率。这项能力对于高频射频电路十分重要，也使FDX Fusion能够面向更高性能的连接应用。
汽车雷达也是重点市场之一。格罗方德目前在汽车领域拥有较多雷达业务，尤其是81GHz相关应用。随着FDX Fusion性能提升，公司希望帮助客户进一步扩展汽车雷达产品组合，同时也将汽车MCU纳入目标市场。
边缘AI则是另一项重要布局。
Sudipto Bose用Sense、Think、Act和Connect四个环节来描述物理AI：感知、思考、行动和连接。
例如，人形机器人和汽车需要通过视觉系统感知周围环境，再利用推理芯片理解环境并做出判断；语音识别芯片则需要接收声音、识别语义并完成相应推理。
这些应用并不一定需要大型数据中心级别的计算能力，但对功耗、实时响应和本地推理能力有较高要求。FDX Fusion希望为这些边缘视觉处理、语音识别和推理芯片提供工艺支持。
在数据中心领域，格罗方德的重点同样不是CPU，而是数据连接和信号处理。
具体而言，数据中心内部需要通过硅光技术完成电信号与光信号之间的转换。接收端将光信号转换为电信号之后，还需要通过放大电路处理较弱的电信号，再将其传输至计算芯片。
目前，格罗方德使用硅锗工艺提供这类放大电路，未来FDX Fusion也将成为客户可以选择的另一种工艺方案。
Sudipto Bose特别提到了100Gbps至200Gbps每波长的应用，以及TIA（跨阻放大器）和时钟恢复电路等设计。
这说明，格罗方德希望将FD-SOI的应用范围从传统低功耗芯片，进一步延伸至高速数据中心互联。
不使用EUV，降低成本
如果说性能是FDX Fusion的技术目标，那么成本则是格罗方德希望建立的另一项竞争优势。
传统6nm、7nm级先进工艺需要使用EUV光刻设备，相关设备投入和光罩成本都比较高。
FDX Fusion采用DUV光刻和先进平面晶体管，不需要EUV设备，这让格罗方德有机会提供成本更有竞争力的工艺平台。
Sudipto Bose表示，FDX Fusion的光罩成本有望明显低于6nm级工艺，客户也不必承担相同水平的流片费用。
这对于边缘AI、汽车电子等需要大量专用芯片的市场尤其重要。
与大型通用处理器不同，边缘设备往往需要针对不同应用设计专用芯片。一个芯片很难覆盖所有应用，客户可能需要为不同产品分别开发芯片。
如果每一次流片都需要承担数百万美元的光罩成本，那么开发多个专用芯片的经济压力就会比较大。
格罗方德希望通过FDX Fusion降低这一门槛，让客户能够根据不同应用进行多次流片，而不必承担与传统先进节点相同的设计成本。
不过，不使用EUV并不意味着FDX Fusion的制造难度较低。
Sudipto Bose坦言，这将是全球最先进的平面晶体管工艺之一，其制造复杂度明显高于目前的22nm级FD-SOI生产线，也高于格罗方德的12nm FinFET工艺。
公司正在与设备供应商合作，寻找能够满足工艺要求并实现稳定良率的设备组合。
在设备投资方面，FDX Fusion仍然需要引入新设备，但格罗方德希望在前端晶体管制造环节尽可能复用现有设备。
公司的目标是让FDX Fusion的运行成本明显低于传统7nm或6nm级工艺。至于最终成本优势有多大，还需要等晶圆厂完成内部工艺验证后才能进一步确定。
2030年实现大规模量产
从商业化进度来看，格罗方德已经给出了明确的时间规划。
公司计划在2027年年中提供首版FDX Fusion PDK（工艺设计套件），让客户和设计生态开始进行芯片设计。
2028年，格罗方德希望启动初期客户生产。Sudipto Bose特别强调，这里指的是初期客户生产，而不是大规模量产。
至于高良率和有意义的生产规模，公司给出的目标是2030年实现大规模量产。
目前，已经有客户承诺基于这项技术开发芯片，但格罗方德仍需要先交付符合客户规格的产品。
采访中还提到了BMW、Bosch、NXP、Siemens和Tesla等企业。Sudipto Bose表示，这些产业链相关企业过去几年一直在推动格罗方德开发类似技术，并提出了相应需求。现在公司需要证明自己能够交付符合这些要求的技术平台。
在EDA和IP生态方面，格罗方德已经与主要EDA厂商展开讨论，目前处于RFI/RFQ阶段，相关沟通已经持续约六至九个月。
在最初两年，公司将重点与试点客户合作，开发标准单元、I/O和SRAM等基础IP。至于PCIe Gen 4/5、LPDDR6和DisplayPort等复杂IP，则会根据首批客户的具体应用需求逐步完善。
此外，格罗方德还计划利用内部的MIPS和ARC处理器IP资源推进FDX Fusion生态建设。Sudipto Bose透露，MIPS将与公司合作，开发针对物理AI优化的平台，并结合现有处理器IP与FDX Fusion工艺进行适配。
他认为，拥有MIPS这样的内部客户，可以让公司的开发周期加快5倍，因为MIPS能够更早开发测试芯片，并向工艺团队提供反馈。
还在探索更多可能性
FDX Fusion被格罗方德定义为第一代产品，但公司已经开始考虑下一代技术的可能方向。
Sudipto Bose透露，目前仍有一些技术处于创新实验室阶段，包括嵌入式非易失性存储器、EDA布线、Chip Folding以及2.5D集成等。这些技术未来可能成为下一代FDX Fusion的重要组成部分。
不过，下一代产品的具体发布时间目前还没有确定。格罗方德预计，到2028年上半年至年中，随着首批硅片验证以及客户反馈逐步展开，公司才会对下一代技术路线有更清晰的判断。
值得注意的是，FDX Fusion并不是简单依赖CEA-Leti现有研究成果开发出来的工艺平台。
Sudipto Bose表示，目前FDX Fusion除了衬底工程部分由格罗方德与Soitec、CEA-Leti合作推进外，其余部分主要来自格罗方德自身的技术积累，包括现有FDX平台、此前7nm项目以及12nm工艺研发过程中积累的技术。
从这次采访透露的信息来看，格罗方德并没有打算重新回到传统先进FinFET工艺的竞争方式，而是希望通过FD-SOI建立一套不同的竞争逻辑：以先进平面晶体管和特殊衬底实现更高的性能，以DUV工艺绕开EUV设备投入，再通过较低的设计成本吸引边缘AI、汽车电子和高速互联领域的客户。
这条路线能否成功，最终还要看2028年的首批客户产品以及2030年的量产表现。但对于FD-SOI而言，FDX Fusion至少提供了一种新的发展方向：它不再只是22nm时代的低功耗特色工艺，也开始向更高性能的专用芯片市场延伸。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
