从电源到电机，功率系统需要时刻掌握实时的电流和电压信息，比如母线电压、逆变器相电流、PFC输入电流、DC输出稳定性，以及电池充放电状态等等。隔离采样处在连接物理量和数字控制系统的前端，是功率系统反馈的重要组成。这些采样结果会进入闭环控制中，同时影响控制系统的性能。
另外，高功率系统还需要可靠的安全保护。采样结果不只是用来计算电压和电流，还要用于计算功率和效率，并为过流、过压、短路等异常状态提供判断依据。
对于高压系统而言，采样信号往往需要隔离，从而确保测量结果可以从高压侧安全传入低压处理侧。
还有一类情况容易被忽略。被测电压本身可能只有12V或者48V，但只要采样点与控制器位于不同隔离域，同样需要隔离。比如部分OBC或者DC-DC架构中，主控DSP或者MCU需要采集另一侧12V或48V电池电压，这些信号同样需要隔离。
日前，笔者采访了纳芯微隔离采样AE manager刘雅竹，就隔离采样技术、产品演进以及不同应用中的实际需求进行了交流。
纳芯微很早以前就制定了“隔离+”战略，该战略并不是单独增加几类隔离产品，而是包括增强安全、全产品生态以及深度赋能应用三个角度，以容隔技术为基础，把采样、接口、驱动和供电等高压系统关键功能逐步纳入同一产品体系。
隔离采样已经成为纳芯微“隔离+”体系中较为成熟的一条产品线，在国内外均已实现了规模出货。同时，隔离采样属于高精度信号链产品，对性能要求较严苛，且覆盖新能源汽车、光伏储能、服务器电源等前景明朗的市场。
另外，也正是由于市场在不断增长，产品形态也在不断变化中，除了传统隔离运放和隔离ADC，客户开始提出更高集成度以及差异化产品需求。纳芯微正在通过采样、供电、保护和输出调理等要素需要进行不同组合，以应对客户的定制化需求。
早期高压电流和电压检测已经大量使用光耦隔离放大器。但随着汽车800V母线、SiC/GaN以及高性能工业控制的发展，隔离采样对CMTI、传播延时、温漂、长期稳定性以及芯片集成度提出了更高要求，电容隔离和磁隔离等数字技术因此逐渐成为新一代高性能隔离采样的主要技术路线。
相比传统光隔离方案，电容隔离没有光衰问题，且传输速率更快、更容易实现多通道隔离传输，因此更具有长期可靠性，也更容易实现更快的采样速率和更高的集成度。
电容隔离早期比较大的问题之一是市场接受度。部分客户会担心电容结构长期承担安全隔离的可靠性，但随着相关产品大规模发货和应用，这类顾虑已经明显减少。
另外，电容耦合并不适合承担较大的能量传输，因此在需要传输功率的场景中，还需要借助片上变压器或其他磁耦合结构。
电流采样常见的做法是在功率路径中串联一个很小的Shunt电阻，进行电压采样，然后根据V=I×R，再倒推回电流。
而电压采样通常使用高阻分压网络，例如把800V直流母线按阻值比例压缩到2V或者4V，再送入隔离模拟前端。
所以两类芯片的输入端都是“电压”，但对输入范围、输入阻抗、误差来源以及外围电路的要求并不相同。
以纳芯微NSI1311和NSI1300为例，NSI1311属于隔离电压采样运放，输入范围为0～2V；NSI1300属于隔离电流采样运放，提供±250mV和±50mV输入范围。
Shunt的优点很明显，线性好、成本低，同时适合AC和DC测量。不过，因为Shunt直接串在主功率回路中，会产生I²R损耗，所以设计时往往希望把阻值做得尽可能小，采样电压也随之不断降低。
这就会给模拟前端精度带来更高要求。例如同样500μV的输入失调，在250mV满量程下相当于0.2%，到了50mV满量程下就已经达到1%。纳芯微NSI1300同时提供±250mV和±50mV版本，可覆盖不同损耗、精度以及电流范围之间的权衡。
隔离电压采样则相反。
对于800V母线，前端通常使用MΩ级高阻值电阻串做分压。为了降低分压网络自身功耗，电阻不能太小；另一方面，在芯片允许的输入范围内，如果能够提高分压后的有效信号幅度，则有利于提高信噪比和测量精度。
所以，高压母线采样的一个发展方向，是把隔离采样芯片的输入范围从0～2V继续扩展，例如做到0～4V。
两者实际上都在解决同一个问题——怎样更有效地利用模拟前端的动态范围。
电压采样（蓝色）与电流采样（绿色）示意图
此外，刘雅竹补充道，电压采样与电流采样对芯片输入阻抗的要求也完全不同。
对于电压采样而言，高压母线前端往往使用MΩ级高阻值电阻串，下面再配较小阻值的下分压电阻。如果隔离采样芯片本身输入阻抗不够高，就会与下分压电阻并联，从而改变整个分压比。因此，电压采样器件需要做到GΩ级输入阻抗。
电流采样的Shunt电阻通常只有mΩ级，而隔离采样芯片的输入阻抗即使只有几十kΩ，两者之间依然相差多个数量级，并联以后不会明显改变采样结果。
隔离运放属于模拟输入、模拟输出。典型链路是Shunt或者分压网络先产生模拟信号，经过隔离运放跨过隔离栅，低压侧再进入MCU或者DSP内部ADC。
它的优势是直观，使用门槛低，芯片内部已经完成信号调理和隔离传输，因此目前仍然被广泛采用。
但整个采样系统最终的性能，不只取决于隔离运放本身。
信号跨过隔离栅以后，还要经过输出调理、PCB走线以及ADC，后级链路同样会引入误差。即使隔离运放自身精度很高，最终系统精度仍可能受到板载ADC或者MCU内部ADC限制。
因此，更高精度的需求可以考虑使用隔离ADC。隔离Σ-Δ调制器正在伺服、电机控制以及FPGA主控等场景中的应用越来越多。
隔离Σ-Δ ADC输出的是数字信号，模拟输入在高压侧首先被转换成高速1-bit数据流，再跨过隔离栅送到数字系统中，由Sinc数字滤波器进行解调和抽取，最后恢复成数字采样结果。
Σ-Δ方案的一个重要特点，是把更多选择留给系统设计者。
隔离运放与隔离ADC的区别
数字滤波器可以选择不同Sinc阶数以及OSR（过采样率），通过调整参数在噪声、有效分辨率、更新率和延时之间做取舍。
刘雅竹给出的一个典型例子是，在Sinc3、OSR=256的滤波配置下，理论ENOB可以达到约14bit，但延时会超过10μs。如果降低OSR，延时可以明显缩短，但有效精度会下降。
另外，数字滤波器还需要与PWM以及控制周期正确同步。如果同步关系处理不好，即使ADC自身拥有14bit ENOB，最终得到的相电流反馈仍然可能存在较大误差。
刘雅竹表示，从应用上看，Σ-Δ方案比较适合几类场景。
一类是采样精度要求很高，但对延时没有那么极端，例如伺服系统的相电流采样。伺服需要精确控制，对相电流采样精度要求很高，但开关频率通常不像高频电源那么高，采样延迟在电流环处理时间的占比并不高，因此隔离Σ-Δ ADC在伺服相电流采样中比较常见。
Σ-Δ的另一类场景是FPGA主控。FPGA更擅长直接处理数字量，隔离ADC输出可以直接进入FPGA。如果使用隔离运放，则还需要在板上增加ADC。
刘雅竹表示，隔离ADC的复杂度更高，往往需要软硬件工程师配合，在MCU、DSP或者FPGA内部完成数字滤波和时序处理。
另外，刘雅竹提到，接口也正在成为隔离ADC设计的一部分。
时钟来源以及输出接口形式，包括Manchester编码、CMOS和LVDS输出模式，都需要根据系统具体选择。
外置时钟和CMOS接口结构比较直接，但到了多轴或者多通道系统，主控需要同时向多颗ADC分发高速时钟，板上可能增加Clock Buffer以及大量高频走线。内置时钟配合Manchester编码，则可以减少时钟分发以及高速信号线数量；LVDS差分接口更多是针对高速单端CMOS在共模干扰、辐射以及板级信号完整性方面的问题。
不同的时钟和接口需求
隔离采样一样面对这些问题，不同之处在于，它还需要解决安全隔离和高速共模瞬态。包括VISO、VIORM、VIOTM、爬电距离和电气间隙等隔离安规指标，同时还要保证数据在极高dv/dt环境中能够正确跨越隔离栅。
随着SiC和GaN功率器件逐渐应用，高压系统的开关速度越来越快。例如在800V SiC功率级中，开关节点可能在10～20ns内完成数百伏电压跃迁，对应数十kV/μs的dv/dt；在更快边沿或者更大电压摆幅条件下，则可能进一步进入上百kV/μs。
隔离器原副边虽然不存在直流导通路径，但内部仍然存在寄生电容。高速共模电压变化会通过这些寄生电容形成瞬态耦合电流。如果隔离通道抗扰能力不够，测量信号就可能受到高压开关瞬态干扰，严重时甚至出现错误输出。这就是CMTI性能指标，也就是Common-Mode Transient Immunity，共模瞬态抗扰度。
刘雅竹表示，目前一般应用下150kV/μs的CMTI已经能够覆盖相当多场景。但随着第三代半导体以及更高开关速度继续推进，该指标还会继续提高。
Shunt的优势仍然是线性和精度。配合高精度隔离模拟前端，可以实现较高精度的AC、DC电流检测，而且不直接依赖磁场测量。不过它需要在主功率回路中串联采样电阻，会带来I²R损耗，同时还要解决高压侧供电和外围热设计。
霍尔和TMR则通过磁场测量电流，可以天然实现被测导体与信号侧之间的电气隔离，在集成电流路径的产品形态下，系统使用也更加简单。霍尔技术成熟，适合较宽电流范围；TMR则在低电流、高带宽和低噪声方向继续扩展。
所以三种方案现在已经很难简单按“谁替代谁”来理解。对于高精度测量，Shunt加隔离采样仍然有明显价值；而在更看重集成度、损耗和安装便利性的场景中，霍尔和TMR会有自己的优势。
刘雅竹表示，纳芯微同时布局隔离采样和霍尔电流传感器，也是希望覆盖不同系统取舍，给客户提供选择。
纳芯微第一代NSI13xx系列主要解决通用隔离电压、电流采样；随后产品开始沿着几个方向展开。
一条是把快速保护从高精度采样链路里单独拆出来，形成隔离比较器；一条是继续提高集成度，把隔离电源、输出调理以及保护功能往芯片中集成；还有一条则是在原有通用隔离采样基础上继续提高精度、输入范围、EMI以及输出接口性能。
目前对应的主要产品系列，就是NSI13xx系列、NSI22C1x系列、NSI36xx系列以及NSI16xx系列。总体来说，不断依据需求增加产品型号，正是“隔离+”战略的具体体现。
纳芯微隔离采样产品路线图
隔离比较器可负责系统的快速保护。其最大传播延迟为250ns，相比而言NSI1300隔离电流采样运放最大传播延迟约2.1μs，因此非常适合只需要判断开或关的保护应用。
NSI22C1x拥有较高的集成度。
首先是窗口比较器，可比较差分输入的正负范围，实现过流/过压保护。
其次，集成了高压LDO，可以直接从隔离门极驱动取电，无需增加额外的LDO。
另外，芯片内部还集成高精度电流源REF，外部通过一颗电阻就可以设置过流或者过压保护阈值。
应用上，一类是电源系统，例如谐振腔内部过流保护、DC母线快速过流保护；另一类则是工业电机驱动中的三相桥臂保护。
一些工控系统为了降低成本，只精确采集两相电流，第三相通过软件计算得到。为了给第三相保留一条独立于软件计算的硬件快速保护路径，也可以增加隔离比较器进行异常判断。
一些高功能隔离驱动已经集成DESAT等保护，可以减少独立比较器需求，但在工业和通用电源里，系统仍然要在驱动器成本、保护功能和器件数量之间权衡。
隔离采样芯片的低压侧和高压侧的组件都需要供电，传统高压侧供电需要从低压辅助电源经过隔离DC/DC取电，或者从高压母线通过反激等变换生成辅助电源。
NSI36xx则把高压侧的隔离电源集成进芯片内部，只需要给低压侧供电，隔离电源就可以将其传递至高压侧。
集成隔离电源以后，封装也从传统隔离采样常见的SOW8扩展到SOW16，获得更多引脚，用于增加保护、输出等附加功能。
比如集成快速保护比较器的系列或者比例式单端输出。
以新能源汽车母线电压采样为例，过去可能需要隔离运放、隔离供电、差分转单端运放以及快速母线过压保护比较器等。而NSI36Cxx系列产品一颗就可以满足多个功能，减少了系统复杂度。
目前NSI36xx按照输入范围覆盖±250mV、±50mV电流采样，以及0～2V、±1V电压采样。
具体包括：
NSI36(C)00(R)-Q1为±250mV输入隔离运放，主要面向电流采样；
NSI36(C)02(R)-Q1为±50mV输入隔离运放；
NSI36(C)11(R)-Q1为0～2V输入隔离运放，主要面向直流电压采样；
NSI36(C)12(R)-Q1则采用±1V输入，面向差分电压采样。
精度同样有所提高。以NSI3612为例，Offset最大值可以做到±0.5mV，而上一代NSI1312最大值约±2.5mV；TCVos（失调电压温漂）则从约±20μV/℃（max）降低到±10μV/℃（max）。
NSI16xx系列则是对第一代NSI13xx系列的整体性能升级。
首个全面量产的系列是NSI1611，对应NSI1311的后续升级型号。
第一个变化是采样精度。
NSI1611在Offset/Gain Error及其Drift等参数上进一步优化，在10%～100% FSR范围内，采样精度可以做到1.2%以内，而且无需软件校准。
第二个变化是输入范围。
随着新能源汽车母线电压从400V向800V提高，隔离电压采样输入范围从0～2V进一步扩展到0～4V。
对于高压分压网络来说，更宽输入范围可以让分压后的有效信号幅度更大，从而更充分地使用模拟前端动态范围，提高系统采样精度和抗扰度。
第三个变化是EMI。
NSI1611在30MHz～6GHz频段通过CISPR 25 Class 5相关测试。
第四是提供单端输出型号，可以直接连接MCU ADC，减少差分转单端调理。
第五是继续采用SOW8封装，并保留兼容性。
NSI1611D02与NSI1311 Pin-to-Pin兼容，方便已有设计直接替换。
具体料号包括：
NSI1611D02，差分输出、0～2V输入、固定增益1；
NSI1611D04，差分输出、0～4V输入、固定增益0.5；
NSI1611S02，单端输出、0～2V输入、固定增益1；
NSI1611S04，单端输出、0～4V输入、固定增益0.5；
NSI1611S33，单端输出、0～4V输入、比例式输出0.2×VREF，在3.3V供电条件下优化；
NSI1611S50，采用0～4V输入和0.2×VREF比例式输出，针对5V供电优化。
相比固定增益，比例增益式单端输出可以更有效利用后级ADC满量程输入范围，抵消ADC参考电压偏移，进一步提升采样精度。
例如，新能源汽车的电驱系统更加关注安全、集成度和小型化。一般而言电驱驱动板通常直接布置在功率模块附近，随着功率模块体积缩小，驱动板面积同样不断压缩。与此同时，主驱对于快速过流、过压保护以及功能安全要求也逐步提高，因此更关注集成度及保护功能。
而对于OBC来说，关键是成本压力，因此产品定义时应关注芯片及系统BOM优化。
而对于工业领域而言，工业电机驱动、光伏储能电网侧以及服务器电源都有交流或者双极性差分电压采样需求。
数字隔离采样芯片发展到今天，客户已经不只关心精度问题，而是从系统角度，思考包括时钟、接口、供电、保护、PCB面积和成本等，一起带入产品定义中。
这种差异化背后需要依托广泛的IP积累。
隔离采样并不是简单把ADC、放大器和隔离栅拼在一起。前端高精度模拟、隔离调制与解调、数字接口、比较器、隔离电源、保护逻辑以及高压工艺之间，都需要依托电路和系统级IP。
纳芯微已经在隔离采样领域已经积累了较为完整的IP，包括隔离、运放、ADC、数字接口等。
差异化产品定义最终不仅取决于客户的需求，也取决于芯片厂商本身的能力。
纳芯微目前提供了精度计算工具，覆盖电流采样ADC、电流采样运放、电压采样运放等不同输入架构。
工具内已经包含不同物料的具体指标，客户输入目标温度范围、供电方式、供电纹波以及外围电阻配置等参数以后，可以计算全温度范围内的系统总误差，用于芯片选型以及外围器件优化。
以800V新能源汽车母线电压采样为例，部分客户可能要求300V～900多V范围内做到±1%以内，而300V以下则按照绝对误差控制在±3V以内。
这类系统精度要求并不是由单独一个参数决定的，而是Offset、Gain Error、温漂以及外围分压电阻共同作用的结果。
在应用笔记方面，纳芯微也提供了较多技术资料。
例如针对集成隔离电源和输入保护的单端比例式输出隔离运放，纳芯微提供了相应的应用指南，涉及内部比较器、保护阈值设置，以及如何利用单端比例式输出省去外部运放等内容。
针对Manchester编码隔离ADC，也提供了解码方案应用笔记以及相应解码代码。
针对隔离ADC，纳芯微还准备了从隔离ADC原理、输出形式、数字滤波器设计，到解码时序和编码方式的培训材料。
首先是NSI13xx系列持续向NSI16xx系列升级，在精度、输入范围、EMI、输出形式等方面迭代。
第二是继续提高集成度，并进一步向模块化发展。
未来希望把隔离采样做成更接近完整的系统模块，客户使用一颗采样芯片加少量外围阻容即可完成系统设计，将供电、调理运放、保护比较器等外围电路尽可能往内部集成。
第三是封装向小型化演进，优化封装的引脚布局和面积利用率，从而持续满足小型化需求。
隔离采样的基本工作仍然是将高压侧的信号高精度的传递至低压侧，因此输入范围、精度、带宽、延时、CMTI仍然是最基本的指标，但随着功率密度和开关速度提高，更多的系统功能要集成至芯片内部。
对于芯片厂商来说，不只是指标提高一点，而是在满足工程约束的前提下，以系统应用的发展方向牵引技术创新，为功率系统的精准控制与安全运行构筑可靠的芯片基础。
· END ·
