近日，据坊间可靠消息来源披露，三星已决定接受英伟达提出的技术要求，计划采用台积电的3纳米工艺，为其下一代定制高带宽内存NVHBM生产基础裸片（base die）。
NVHBM是英伟达于2026年8月披露的定制HBM方案，以HBM4E为基础，将原本集成在GPU中的内存控制器转移至HBM堆叠底部的基础裸片。这一设计能够将部分辅助功能从GPU中分离出来，为GPU释放更多面积，以容纳额外的计算电路，同时通过优化基础裸片的逻辑设计，提高内存数据传输能力。
与标准HBM相比，该方案将物理层（PHY）的占用面积缩小约60%；与标准HBM4E相比，其内存带宽最高可提升约30%，功耗则有望降低约15%。这些数据目前应视为媒体报道所述的技术指标，而非已由英伟达公开证实的独立测试结果。
为提高不同供应商产品的性能一致性，并降低分别验证不同制造方案的复杂度，英伟达据报已要求三星、SK海力士和美光三家HBM供应商，统一采用台积电3纳米工艺制造NVHBM基础裸片，同时在核心裸片（core die）上采用第六代DRAM工艺，代号为1c。
此前，三星HBM4及HBM4E均采用其自有晶圆代工业务的4纳米工艺制造基础裸片，核心裸片则采用1c DRAM工艺。这一调整意味着，在英伟达的定制产品供应链中，基础裸片的逻辑工艺将由客户主导统一，而内存核心仍采用各供应商的DRAM技术。
需要注意的是，此次调整并不意味着三星将全面放弃自主制造模式。三星计划继续为标准HBM以及面向英伟达以外客户的定制HBM维持现有的一体化生产模式。其调整主要针对英伟达的NVHBM项目，反映出在高性能AI内存领域，客户对基础裸片设计与制造工艺的统一要求正在增强。
在产品进展方面，三星已于2026年2月宣布开始量产并出货HBM4，并于同年5月宣布向主要客户出货12层HBM4E样品，该HBM4E产品的单引脚数据传输速率最高可达16Gbps。这表明三星正持续推进下一代高带宽内存的研发与客户验证。不过，HBM4E样品出货并不等同于已经完成大规模量产或通过英伟达针对NVHBM的全部验证，因此，两条产品线的进展应当分别看待。
在供应保障方面，三星也没有完全排除使用自有晶圆代工产线的可能性。《首尔经济日报》援引业内人士称，三星正验证以自家2纳米工艺制造NVHBM基础裸片的可行性，以便在台积电产能不足时增加供应弹性。这一方案目前属于验证中的备选路径，尚不能视为已经确定的量产替代方案。
总体来看，此次合作不仅涉及先进逻辑工艺的选择，也体现了AI加速器产业链对高带宽内存性能、制造一致性和供应能力的综合要求。对三星而言，借助台积电的先进制程及产能，有望满足英伟达定制产品的技术与交付需求。
对台积电而言，业务合作则进一步延伸至AI内存基础裸片这一关键环节。随着内存控制器等逻辑功能进一步向HBM基础裸片集成，先进逻辑工艺与DRAM制造、3D堆叠及先进封装之间的协同，将成为下一代AI内存竞争的重要因素。
