开放硬件正在芯片安全领域寻找新的发展空间。随着RISC-V架构逐渐成熟，以及数据中心对硬件安全的要求不断提高，开放硅也开始从技术理念走向更多实际应用。
据The Next Platform报道，zeroRISC首席执行官Dominic Rizzo认为，开放硅已经经历了十余年的发展，当前正迎来新的机会。Rizzo此前曾在谷歌主导OpenTitan项目，推动开源硬件信任根技术的发展。2023年离开谷歌后，他共同创立zeroRISC，致力于推动开放硅安全技术的商业化应用。
OpenTitan最初的目标，是为服务器建立硅级信任根，以应对芯片安全风险。Rizzo表示，当时谷歌采用了大量不同类型的云计算硬件，安全能力也因此存在差异。OpenTitan希望通过开放、可复用的硬件设计，为不同设备建立更加一致的安全基础。
如今，zeroRISC正在进一步推动这一方向。今年5月，zeroRISC联合高通、亚德诺半导体、Meta等企业，以及马克斯·普朗克安全与隐私研究所，发起了Pavona项目。该项目依托GlobalPlatform开展，旨在建立开放、安全硬件的协作生态，类似于开源软件领域的Yocto和Zephyr项目。
Pavona不仅涉及硬件设计，还包含后量子密码技术。其平台支持ML-KEM、ML-DSA和SLH-DSA等算法，企业可以利用相关组件构建硬件信任根及芯片子系统。zeroRISC还提供芯片设计协作、版本管理、验证流程以及硬件安全服务等工具，试图降低企业采用开放硅的门槛。
在Rizzo看来，开放硅与开源软件具有相似的价值：降低许可费用、提高设计透明度、促进技术复用，并通过更多参与者共同审查来改善安全性和设计质量。不过，开放硬件此前的发展并不顺利。芯片设计涉及数字设计、模拟设计、版图、验证等高度专业化环节，工程接口和标准也不统一，这使得开源协作难以像软件开发那样广泛开展。
近年来，半导体行业的变化正在为开放硅创造条件。芯片设计越来越依赖第三方IP，模块化和复用已成为普遍做法。与此同时，RISC-V开放指令集架构的发展，也让业界开始进一步思考：既然指令集可以开放，芯片实现是否也能采用开放模式？lowRISC认为，开放硅IP有望借鉴商业IP复用带来的成本、时间和质量优势。
安全需求则是另一项重要推动力。随着欧盟《网络韧性法案》等法规逐步强化设备制造商的安全责任，企业需要更加深入地掌握芯片设计和供应链情况。Rizzo指出，软件攻击面不断扩大，仅依靠软件防护已难以满足需求，设备需要在底层芯片建立信任根，以便在出现安全问题时恢复到可信状态。
后量子密码的迁移也正在推动硬件安全架构升级。随着量子计算可能对现有密码体系构成威胁，企业需要提前应对“先窃取、后解密”的风险。Rizzo认为，后量子密码的实现比传统密码更复杂，不同算法具有不同的计算特征和设计权衡，因此需要更加灵活的硬件架构。
不过，开放硅要实现规模化应用，仍面临生态建设和长期治理的挑战。如何维持项目持续发展、协调不同参与者的利益，以及让更多企业能够灵活使用开放硬件技术，都是Pavona等项目需要解决的问题。
从OpenTitan到Pavona，开放硅的探索正在从单一安全芯片项目，向更广泛的硬件设计协作体系延伸。对于zeroRISC而言，未来的关键不仅是开发开放的芯片技术，更是建立能够长期运作、支持产业共同参与的安全硬件生态。
（来源：The Next Platform）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
