随着AI存储需求增长以及PCIe接口持续升级，SSD控制器面临的性能、功耗和芯片面积压力正在增加。SK海力士正尝试通过调整控制器内部的处理架构，解决这一问题。
据韩国媒体The Elec报道，SK海力士正在开发一种名为H-TPU（Hynix Transaction Processing Unit，海力士事务处理单元）的轻量级处理器，计划将其引入下一代SSD控制器。与传统由通用CPU承担大量读写任务的设计不同，SK海力士希望通过部署约100个H-TPU，将SSD内部的处理工作分散到多个专用核心上并行执行。
SK海力士系统芯片（SoC）设计副总裁具仁济在2026年国际SoC设计大会（ISOCC）上介绍了这一方案。他表示，公司将传统SSD控制器中的读写流程拆分为更细小的任务，并通过架构设计，让多个H-TPU共同处理这些工作。
H-TPU主要负责SSD内部重复性较高的操作，包括读写命令处理、元数据管理以及缓冲区控制。此前，这些工作通常由通用CPU承担。但随着SSD容量扩大、数据传输速度提高，控制器需要处理的I/O任务也在不断增加。如果继续依赖增加通用CPU核心的方式提升性能，芯片面积和功耗可能难以控制。
SK海力士认为，传统通用CPU具备较强的复杂任务处理能力，但用于SSD中大量重复、简单的操作时，可能存在资源利用效率不高的问题。H-TPU则针对这些特定任务进行设计，采用四级流水线和顺序执行架构，以简化处理流程，并支持多个核心分布式部署。
在具体设计上，H-TPU的单个核心面积约为通用CPU核心的4%，功耗约为其2.5%。当SSD接收到I/O请求时，控制器可以调用具备相应功能的H-TPU执行任务，其他核心则进入空闲状态，以减少不必要的能耗。通用CPU将主要负责错误恢复、异常处理和存储策略管理等复杂工作。
具仁济表示，SK海力士还对现有SSD控制器的读写流程进行了重新划分，并开发了专用编译器等工具，帮助工程师编写和部署相应代码。
SK海力士计划将H-TPU应用于下一代企业级SSD控制器以及Storage Next存储架构，涉及AIN P高性能SSD、AIN B高带宽SSD和AIN D高容量SSD等产品。此外，该技术也有望用于SK海力士与闪迪合作开发的高带宽闪存（HBF）。
其中，Storage Next面向AI应用中的细粒度数据访问需求，重点优化512字节及以下的数据处理，相较于传统4KB数据单元更为精细。SK海力士希望通过控制器架构与存储技术的协同调整，更好地满足下一代AI系统对存储性能和效率的要求。
（来源：内容来自半导体行业观察综合）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
