受AI算力需求爆发带动，全球内存供应持续紧张，价格一路走高，短期内几乎看不到解法。
此前有媒体报道称，NVIDIA要求台积电探索最先进的3D DRAM生产，以打破三巨头垄断格局。芯硬件最新获悉，台积电官方已经正式否认了这一消息，强调将始终聚焦晶圆代工主业。
据The Information报道，面对AI硬件需求激增导致的全球DRAM供应缺口与价格上涨，NVIDIA已主动要求台积电探索3D DRAM的量产可行性。
若该计划落地，台积电将新增一条业务线，尽管内存行业强周期性会带来波动风险，但也会让台积电在AI供应链中的话语权进一步提升。
但台积电官方已明确否认这一传闻。台积电发言人在接受媒体采访时表示：
“需要说明的是，台积电始终聚焦核心主业，也就是专业集成电路晶圆代工。我们的使命，是长期成为全球逻辑集成电路行业可信赖的技术与产能提供商。”
尽管官方出面否认，但两位知情人士称，台积电已应最大客户NVIDIA的要求，启动了3D DRAM制造的前期规划。该项目由台积电负责先进封装的副总裁徐国晋（Hsu Kuo-chin）牵头，徐国晋此前曾任美光台湾区负责人，拥有深厚的内存行业履历。
当前，内存已从通用大宗商品升级为战略资源，供应是否能跟上直接决定了企业能否按时向客户交付产品。
从产业现状来看，台积电生产3D DRAM的难度极高，且远水难解近渴。
虽然台积电为客户提供系统级封装（SiP）服务时，会与DRAM厂商深度协同，但公司本身缺乏DRAM的核心技术积累与生产产能，更遑论技术难度指数级上升的3D DRAM。
即便是三星、美光、SK 海力士三大头部内存厂商，3D DRAM的规模化商用也尚有数年时间，就散台积电现在立刻全力布局，至少五年内也无法缓解当前的内存短缺问题。
技术原理上，与传统平面DRAM的单层存储单元结构不同，3D DRAM通过垂直堆叠多层存储单元，大幅提升单晶圆的存储密度。
目前三大内存厂商均已启动3D DRAM研发，但美光公开的路线图显示，在正式量产3D DRAM之前，至少还要迭代四代平面DRAM制程。
台积电切入DRAM业务的可行路径之一，是收购具备自有产能的小型特种内存厂商，以此为基础跳过底层技术与知识产权的从零研发阶段。但小型厂商并不具备领先的通用 DRAM 制程，台积电仍需投入数十亿美元，耗费数年研发，才能追上行业前沿水平。
此外，入局DRAM还会影响台积电与主流内存厂商的合作关系。比如，SK海力士2024年已和台积电达成合作，由台积电为其生产下一代HBM逻辑基底裸片。
相比于远期的3D DRAM传闻，NVIDIA在HBM领域的布局已进入实质落地阶段。
为了保证定制NVHBM的性能一致性，NVIDIA一直推动三大内存厂商统一制造标准，三星更是首次打破了延续多年的HBM全流程交钥匙模式。
之前，三星在开发HBM内存时一贯采用全流程自研自产的交钥匙模式。但据韩国媒体独家报道，为满足NVIDIA的技术要求，三星已决定调整生产模式，基底裸片将采用台积电3nm工艺制造，这也是三星首次在HBM的制造阶段就与台积电展开合作 ，此前双方仅在HBM与GPU的封装环节，为适配工艺有过协同。
NVIDIA推动全行业统一工艺的核心目标，是实现成品性能的一致性。此前曝光的在Blackwell架构之后下一代Feyman系列GPU将搭载这款定制NVHBM。
官方表示，该方案基于HBM4E架构打造，内存带宽比标准HBM4E高出 30%，同时功耗降低 15%。
要稳定实现这一性能优势，必须保证各家内存厂商的生产标准完全统一。因此英伟达要求三星、美光、SK 海力士三大供应商，NVHBM 的逻辑基底裸片均采用台积电3nm工艺制造，核心存储裸片则统一采用第六代DRAM 制程（1c工艺）生产。
统一工艺后，NVIDIA无需再对每家厂商的样品分别做兼容性验证，能节省大量时间与资源成本，加快产品落地节奏。
