华为逻辑折叠τ芯片落地，高端旗舰手机市场之争，进入深水区。
2026年10月1日，华为正式发布HUAWEI Mate 90系列。新机包括Mate 90、Mate 90 Pro、Mate 90 Pro Max和Mate 90 RS非凡大师，起售价分别为5999元、6999元、9499元和12999元。
华为常务董事、产品投资评审委员会主任、终端BG董事长余承东表示：“华为Mate 90系列全系搭载旗舰τ芯片，软硬芯云垂直整合，实现了设计、性能、影像、可靠与智能体验的全面进化。”
此次发布，华为全方位展现了Mate 90系列的芯片架构、操作系统、端侧AI、通信能力、影像系统和材料可靠性等方面。其中，逻辑折叠τ芯片的落地，尤其值得关注，它意味着手机芯片的竞争维度，正在从“能做多小”转向“能走多短”。
逻辑折叠τ芯片：从“平层”到“复式”的架构重构
Mate 90系列的芯片矩阵，是整场发布会技术含量最高的部分。华为没有选择在制程节点上正面竞赛，而是用“韬定律”框架下的逻辑折叠技术，在芯片架构层面完成了跨代突破。
Mate 90 Pro Max搭载的逻辑折叠τ芯片，核心突破在于对芯片内部逻辑单元的空间重构。
传统芯片设计中，所有逻辑电路平铺在同一有源层上，信号依靠水平金属走线传输，走线越长，电阻电容负载越大，时延越高。而逻辑折叠技术将原本平铺在二维平面上的电路，通过三维立体折叠和垂直互连“堆叠”起来，使关键路径走线长度缩短50%至80%，大幅降低了信号传播的RC负载。
华为半导体首席科学家廖恒解释这种差异时称：当前主流2.5D/3D封装技术中，两层die之间通常只有几万到几十万个连接，类似于“两座城市之间只有几万部电梯”；而在逻辑折叠设计中，华为在两层die之间提供了约5000万个连接，其中约500万至1000万个被用于信号通信，相当于“两座城市之间拥有了500万到1000万部真正运送信息的电梯”。
这一区别至关重要。2.5D/3D封装的核心是连接已经成型的独立裸芯，而逻辑折叠的核心是重新布局单颗裸芯内部的逻辑门。前者是在制造后期让不同芯片贴得更近，后者则是在设计阶段就从根本上缩短了信号的物理传输距离。逻辑折叠本质上是芯片设计层面的电路拓扑重构，而非封装工艺的改良。
具体到Mate 90 Pro Max，垂直堆叠带来了500万信号传输键合通道，die-to-die带宽高达125TB/s，时钟缓冲器数量减少55%，关键路径时延缩短30%。麒麟9050 Pro的晶体管密度达到每平方毫米2.38亿个。华为公司董事、半导体业务部总裁何庭波曾表示，这一增幅相当于此前三年依靠几何尺寸缩小所取得的成果总和。
芯片矩阵：全系旗舰，梯度分明
Mate 90系列全系搭载旗舰τ芯片，但根据产品定位进行了梯度配置。
发布会上，余承东称，Pro Max典藏版与RS非凡大师搭载麒麟9050 Pro，整机性能提升31%。这颗芯片是迄今最强悍的华为芯片，采用“逻辑单元三维重构，突破尺寸限制”的设计思路。CPU部分采用灵犀CPU（LinxiCore CPU），具备九个内核，采用“1+2+4+2”的四丛集异构方案。其中，1颗超大核主攻极限瞬时性能，2颗高频性能大核应对游戏与大型应用，4颗能效大核承接多任务与前台中度负载，2颗超低功耗小核专门处理后台驻留和待机等轻量场景。
相比当前安卓旗舰普遍采用的“1+3+4”三丛集八核架构，四丛集设计相当于在“高性能大核”与“超低功耗小核”之间增加了两级过渡档位，负载由轻到重可逐级唤醒对应丛集，避免频繁跨越大的频率台阶，减少核心切换带来的抖动。
九核十六线程的超线程设计，使麒麟9050 Pro的多核并发性能提升52%。GPU方面，马良GPU的计算单元与缓存均实现翻倍，支持硬件级光线追踪，可处理5000万线实时光线追踪，渲染性能较前代提升142%。NPU搭载达芬奇架构，AI算力提升140%，支持总参数规模达300亿的端侧MoE全模态大模型运行，场景理解能力提升47%。
Pro搭载麒麟9035，CPU性能提升11%，GPU性能提升10%，NPU性能大幅提升51%。标准版搭载麒麟9030，对比上一代麒麟9020，CPU性能提升13%，GPU性能大幅提升54%，NPU性能提升13%，并集成了移动安全处理器MSP，支持后量子密码算法认证，具备抗未来量子攻击的能力。
配合HarmonyOS 7软硬芯云垂直整合，麒麟9050 Pro支持超线程技术，操作流畅度大幅提升。游戏体验全面进阶，支持硬件级光线追踪，每秒可同时渲染5500万条光线，光追仅部分场景支持，数据仅供参考。
功耗与散热：反常识的工程答案
逻辑折叠技术最令行业意外的是，它解决了3D堆叠架构长期面临的散热质疑。长久以来，行业普遍认为3D堆叠会带来严重的发热难题，密度升高，热量被封在狭小空间内。但麒麟9050 Pro的实测结果给出了完全不同的答案。
何庭波在论文中解释，先进工艺下，动态功耗公式P=α·C·V²·f中的电容C已由导线而非晶体管主导，芯片大部分能量消耗在“搬运数据”而非“计算”上。逻辑折叠将原本耗电的水平走线改为从一个裸片到另一个裸片的垂直跳跃，走线缩短带来电容层面的功耗缩减，同时走线变短后电路可以进一步降低工作电压，由此带来幅度更大的功耗收益。
在性能对齐的条件下，麒麟9050 Pro在真实负载基准测试中实现的功耗降低分别为：NPU功耗下降66%，GPU功耗下降58%，CPU性能核功耗下降41%。芯片失效的真正原因不是耗散了多少瓦，而是晶体管结温越限，折叠技术在源头上降低了热密度——性能对齐时总功耗下降，且被分散到多层有源硅而非单一密集平面。
芯片封装与整机散热也协同升级。麒麟9050 Pro采用多通道导热封装，Mate 90系列整机采用超大VC与石墨烯跨轴散热系统。中信证券研报指出，论文中的芯片实测数据与新品披露的整机散热改善形成呼应，韬定律的验证正由晶体管密度和性能进一步延伸至功耗与散热。
行业意义：芯片竞争从“节点”转向“架构”
麒麟9050 Pro的商业化落地，标志着华为“韬定律”完成了从理论框架到终端产品的验证。日前，中信证券发布的报告认为，该芯片已成为韬定律首个产品验证窗口。
此外，近期投资研究机构伯恩斯坦的分析报告指出，麒麟9050 Pro在未取得EUV曝光机的情况下，通过DUV多重曝光与逻辑折叠技术，性能获得大幅提升，与苹果芯片的技术差距已缩小至约3年。
在Geekbench 6多核心测试中，麒麟9050 Pro成功超越苹果2023年发布的3nm芯片A17 Pro。伯恩斯坦认为，这是一次被低估的突破，证明通过架构创新也能取代传统制程微缩，带动半导体进步。
产业链方面，中信证券研报指出，LogicFolding将增加多层有源晶圆制造及晶圆级混合键合需求，并带动CMP、清洗、沉积、刻蚀、量检测及测试环节升级。
目前，华为的混合键合间距已达到1.5μm，垂直互联数量5000万个；下一代麒麟芯片已进一步缩小至1μm，垂直互联超过1亿个，未来三年目标推进至720nm及超过2亿个互联。
值得一提的是，先进制程已不再是芯片厂商唯一的性能增长路径，而逻辑折叠能否成为另一条可持续的架构升级路线，将成为这颗芯片乃至未来麒麟产品最值得关注的看点。
Mate 90系列的发布，给出了一个初步的答案。
