在数据中心领域，AMD 已经大杀四方了。
AMD 服务器 CPU 的市场份额，从 2017 年的大约 0.2%，一路飙升到如今的 46%。近十年，AMD 从几乎被忽略的挑战者，走到占据市场半数的位置。
今年，AMD 更是秒开仙人模式，接连几颗炸弹，一套连招瞄准的是同一个方向：Agentic AI（智能体）。
第一颗，Zen 6 架构，在架构层推出专为智能体时代设计的灵活计算底座。
第二颗，第六代 EPYC 处理器 Venice，最高拥有 256 个核心，在芯片层推出面向 Agentic AI 带来的 CPU 产品家族。
第三颗，Helion 机架，以 CPU 为核心调度执行智能体任务，在机架层推出专为 Agentic AI 设计的机架级参考设计。
美国当地时间 11 月 4 日，在拉斯维加斯举行的 AMD In Depth 大会上，AMD 详细拆解了 Zen 6 的架构设计、Venice 的产品布局，以及 AI 负载下的机架级部署思路，也公布了延续至 2030 年的产品路线图。
值得一提的是，这次 AMD 首次深度介绍 MEXT 内存优化技术。按照 AMD 给出的测试结果，在特定智能体 AI 工作负载中，DRAM 用量减少 50%，系统性能仍可达到全 DRAM 配置的 99%。这也说明，AMD 关注的已经不只是计算核心本身。何让数据更高效、更低成本地流向 CPU 和 GPU，开始成为 AMD AI 基础设施布局中的重要一环。
从核心到处理器，从内存到机架，整条链路都围绕 AI 时代数据中心展开。AMD 这些新产品背后，透露出的不仅是性能升级，更是它对 AI 时代计算基础设施的重新思考和取舍。
Zen 6 炸场，AMD 对于 AI 时代架构的思考先来看这次最硬核的部分，Zen 6。
此前，AMD 已经公布第六代 EPYC 最高做到 256 核，但核心内部到底改了什么，说得不是很清楚。这次，AMD 把前端、执行单元、缓存和指令集的细节进一步摊开。
AMD 架构师 Mike Clark 在现场谈到，Zen 6 同时加强了两个设计点：一头是整颗处理器的吞吐能力，另一头是高频、低延迟的执行能力。对应到产品上，就是 Zen 6c 和 Zen 6。
首先从核心数来看，高密度接住并发，高频加快关键步骤。Zen 6c 将单个核心复合体 CCX 从 16 核扩大到 32 核，共享 L3 缓存从 32MB 增加到 128MB，最高频率由 3.7GHz 提高到 4.1GHz，整颗处理器最高从 192 核扩展到 256 核。Zen 6 的 CCX 从 8 核增加到 12 核，L3 从 32MB 增至 48MB，最高加速频率由 5.0GHz 提高到 5.3GHz。
这两条路线，对应的是智能体时代的 AI 场景。大量会话、沙箱和工具调用同时运行，需要更多核心承接工作；某些代码执行、数据库访问或串行步骤，又会直接影响整条任务的完成时间，需要更强的单线程性能。
其中还有一个有意思的细节：Zen 6c 的浮点调度器为三组、每组 60 项，高频版 Zen 6 则为每组 46 项。Clark 解释，频率越高，每个周期留给电路完成工作的时间越短，内部结构也要满足更紧的时序要求。Zen 6c 频率目标相对较低，AMD 便利用这部分设计空间增加调度资源，让处理器有机会从更多等待中的操作里寻找可以执行的工作。
其次核心增加了，缓存和访存也得跟上。这次 Zen 6c 的缓存：核心翻倍，L3 直接扩大到四倍。按核心数折算，平均每核对应的 L3 容量从 2MB 变成 4MB，每核还保留 1MB 私有 L2。128MB L3 由 32 个核心共享，活跃核心可以按需使用。对于需要共享数据的程序，更大的复合体也有机会减少跨复合体通信。缓存的作用不难理解。CPU 算得很快，去主内存取数据却需要等待。Agent 调用的数据库、运行时和工具程序，包含大量分支和不规则访存，把反复使用的数据留在核心附近，可以减少这些等待。AMD 还调整了预取策略：线程少、内存空闲时积极一些；大量核心争用带宽时，则控制无效搬运，避免预取本身把通路堵住。核心内部也扩充了寻找可执行指令的空间。Zen 6 延续 Zen 5 打下的双基本块取指与流水线基础，将保存已解码操作的 Op Cache 扩大到 6.75K Ops，最高每周期可以提供 18 个操作，后续分派宽度为 8 路。Zen 6c 的乱序窗口从 448 项增至 640 项，整数物理寄存器从 240 项增至 352 项，Load／Store Queue 由 64／96 项增至 80／128 项。可以把乱序窗口理解为 CPU 眼前的待办清单：前面的工作等数据，就找后面能先做的。窗口和配套资源扩大，调动工作的余地也更大。这与智能体执行层的负载很相关。它调用的真实软件往往包含大量分支、函数调用和不规则访存，处理器需要在这些复杂路径里持续寻找能推进的工作。
最后从向量计算来看，Zen 6 延续 512-bit 浮点通路，新增完整 AVX-512 FP16 计算支持。INT8 VNNI 执行管线从两路增加到四路，并加入 Bit Matrix Multiply 位矩阵乘法能力。数据加载则支持每周期两次 512-bit，或四次 256-bit。两者搬运的数据总量相当，改进在于已有 256-bit 代码也有机会更充分地利用通路。企业软件更新慢，这种兼顾很实际。
把这些变化放在一起，AMD 的思路就比较清楚了：高频核心加快关键步骤，高密度核心承接大量并发，缓存、执行窗口和数据访问能力帮助核心持续工作，向量与系统能力则扩大适用范围。
那么，这些改动带来了多少提升？在固定频率、固定 16 核测试中，Zen 6c 相对 Zen 5，在所选企业与云负载上的几何平均 IPC 提升约 20%，AI 负载约 31%，整体约提升 27%。Clark 坦率地表示，AMD 长期相信 CPU 会在 AI 软件生态中占有位置，因而持续加强通用计算、向量能力和系统效率。智能体的兴起，放大了这些设计的价值。这也对应了 AMD 给 Zen 6 架构的定位：面向智能体时代的灵活计算。（Flexible Computing for the Agentic Era）。
EPYC 9006 排兵布阵：AMD 对于 AI 时代 CPU 的思考在 AMD in Depth 现场，AMD 拿出了一颗 96 核 Venice，最高加速频率达到 5.3GHz。这颗高频 Venice，只是第六代 EPYC 产品阵容中的一员。SP7 还有最高 256 核的高密度版本，并提供 16 通道内存；SP8 覆盖 8 核到 128 核，面向企业服务器；Venice-X 用 3D V-Cache 服务 EDA 和高性能计算；Verano 则用上 LPDDR5X，主打 AI 主机节点的能效。
AMD 准备这么多种 CPU，和智能体怎么干活有关。过去，用户提出问题，模型给出回答。现在，让 Agent 完成一项任务，它可能先查数据库，再写代码、运行测试，发现结果不对，还要回头重新执行。用户只下了一次指令，后台却忙了好几轮。模型负责计划和判断，执行这些计划会调动大量 CPU 资源。
AMD 把智能体基础设施里的 CPU 分成了三种角色：第一类是 AI Host Node，给 GPU 当主机；第二类是 Agent Sandbox，为代码执行和工具调用提供沙箱；第三类是通用计算节点，运行企业原有的软件。
给 GPU 当主机，首先得快。准备数据、提交任务、处理请求，这些步骤如果卡在 CPU 上，后面的 GPU 也可能闲着。对这类工作，提高关键线程的处理速度，往往比继续增加核心更有用。现场展示的 96 核、最高 5.3GHz 的 Venice，瞄准的就是这类需求。AMD 还为主机节点准备了另一套方案：Verano。它最高提供 192 个 Zen 6c 核心或 72 个 Zen 6 核心，采用 24 通道 LPDDR5X-8533，并通过 EFB 互连降低芯粒间搬运数据的能耗，当然内存使用可更换的 SOCAMM 模块。这里的 LPDDR5X 值得多说一句。从今年 AMD、英特尔、英伟达推出的智能体 CPU 来看，大部分配备的都是 LPDDR5X 产品，比如，英伟达 Vera 同样采用 LPDDR5X 和 SOCAMM，内存带宽最高约 1.2TB/s，主要还是因为数据中心面临日益严峻的电力和散热限制。LPDDR5X 最初应用于移动和边缘设备，如今凭借其在提供更高内存带宽的同时，功耗仅为传统 DDR5 实现的几分之一，向 LPDDR5X 的转变是服务器架构的一次关键演进。
到了 Agent 沙箱，AMD 又把高密核拿了出来。Agent 执行代码、处理文件、调用工具，通常需要在隔离环境里完成。这些任务可能只运行几秒，却会被成百上千地反复启动。服务器既要启动得快，也要同时容纳足够多的任务。SP7 的 256 核、512 线程配置，瞄准的正是智能体的并发需求。从测试来看，面对短时工具任务，Xeon 6980P 平台的成绩为 1，192 核 Graviton5 为 1.4，192 核 Turin 为 1.7，256 核 Venice 达到 2.5。
企业服务器的需求，又与专用 AI 集群不同。数据库、业务系统、虚拟机和检索服务，不会因为部署了 Agent 就停下来。原本由人点击、查询的软件，现在可能被 Agent 连续调用。AI 应用做得越深入，后台这些系统也越忙。SP8 就是 AMD 给出的配置。据 AMD 介绍，SP8 的设计来自与大型企业和 OEM 客户的深入交流。它覆盖 8 核到 128 核，采用 8 通道内存，每通道支持两条 DIMM，平台最大 TDP 为 400W。按具体配置，单路系统最多提供 128 条 PCIe 6.0 通道，双路最高 192 条。
企业与云工作负载测试中，以 128 核 Xeon 6980P 为基准，256 核 EPYC 9996 在 MongoDB（YCSB）中的性能约为 3.6 倍，MySQL 事务处理测试（TPC-C）约为 2.8 倍，Redis 读取测试约为 3.5 倍。这里有个挺有意思的取舍：相比 SP7，SP8 的内存通道从 16 条减到 8 条，单路 PCIe 通道上限却从 96 条增加到 128 条。存储和业务服务器可能不需要 256 个核心，却要连接大量 NVMe SSD、网卡和其他设备。SP8 把配置空间留给这些用途，也让企业不用为了 I/O 扩展，连带买下自己用不上的最高计算规格。在现场展示的一组服务器整合测算中，AMD 给出的结果是：单服务器性能约为原方案的 7.4 倍，服务器数量减少约 86%，五年总拥有成本降低约 37%。
这次在工程软件里，AMD 再次拿出杀手锏 3D V-Cache。
Venice-X 最高 96 核、192 线程，配备 1152MB L3 缓存，最高加速频率达到 5.3GHz，单插槽理论峰值内存带宽约 1638GB/s。注意，上一代 Genoa-X 已经做到了 96 核和 1152MB L3。这一轮，AMD 在保持核心数和缓存容量的同时，把最高加速频率从 3.7GHz 提高到 5.3GHz，峰值内存带宽从 460.8GB/s 提高到约 1638GB/s，再叠加 Zen 6 的架构改进。这项用于 EDA、工程仿真等软件会反复访问热点数据，大缓存可以减少主内存访问，高频核心加快计算，更高带宽则处理缓存之外的数据。
这次 HPC 展示里，两组普通 Venice 的对比，也能看出 AMD 为何同时保留高密度和高频路线。256 核 EPYC 9996 对比 128 核 Xeon 6980P，AMD 给出的所选 HPC 负载整体性能约为 2.2 倍。具体到软件，GROMACS 约为 2.92 倍，NAMD 约为 3.20 倍，WRF 气象模拟约为 2.87 倍。对于同时运行大量仿真任务的集群，更高吞吐意味着同一时间能完成更多计算。现场还有一个更直观的案例：完成同一项三天台风预报计算，128 核至强 GNR 平台需要 7.38 小时，128 核 Turin 需要 5.22 小时，96 核 Venice 为 3.49 小时，256 核 Venice 则缩短到 2.66 小时。
AMD EPYC 9006 SP7 已正式进入量产阶段，将在 2026 年 4 季度开始发货；EPYC 9006 SP8 版本将在明年上半年发货、针对 HPC 的 EPYC 9006X SP7 以及高能效的 EPYC 9006LP 将于明年下半年陆续上市。在 AMD 最新的财报电话会上，苏姿丰表示，新一代 Venice EPYC 需求火热，OEM、ODM 平台订单数量较上一代 Turin 提升 20%。
内存不够又太贵，AMD 有新招这次关于内存，AMD 在现场讲了不少。
今年 DRAM 的需求大家都看到了。10 月，通用型 DRAM 产品 DDR4 8Gb（1G×8）的平均合约价格达到 27.5 美元。2016 年 6 月开始统计时，价格还是 2.9 美元，涨了约 9.5 倍。
说实话，AI 要用的内存真的很多。AMD 现场直言，几乎每次和企业客户交流，都会谈到内存供应和成本。模型参数、向量数据库要占内存，Agent 运行时产生的上下文、缓存和中间结果也要占内存。继续买 DRAM，成本越来越高；不买，任务又可能跑不下去。
于是 AMD 拿出了 MEXT。
今年 6 月，AMD 收购了 MEXT 这家公司，把它的内存优化技术带进了自己的数据中心产品布局。简单说，MEXT 会把暂时不常访问的数据放到 NVMe 闪存，让 DRAM 留给正在频繁使用的数据。这样一来，系统就能用较少的 DRAM，承载更多内存数据。原理不难理解。程序运行时，并不是所有数据都在被访问。MEXT 先把暂时不用的内存页面搬到闪存，再用预测引擎观察应用的访问规律，提前把可能马上要用的数据搬回 DRAM。并且，据 AMD 介绍，预测引擎可以在单个 EPYC 核心上运行，并在一秒内针对当前工作负载完成训练。应用运行阶段发生变化时，它会继续调整预测。整个过程不需要 GPU。
少装 DRAM 以后，程序还能跑多快？AMD 这次给了具体成绩。在展示的智能体 AI 负载中，DRAM 用量减少 50%，性能仍达到全 DRAM 配置的 99%；对于其中最吃内存的一项 Agent 负载，性能约为全 DRAM 方案的 90%。Synopsys PrimeTime 保留约 95% 的性能，Spark 负载则约为 99%。
MEXT 也可以用于扩容。AMD 展示的一套配备约 1.4TB DRAM 的 EDA 服务器，在有效内存容量翻倍后，可以同时运行四个 PrimeTime 作业，吞吐提高约 40%。原先内存只能容纳两个作业，另外两个需要排队；扩容后，四个作业可以同时运行，同一套硬件就能完成更多工作。
MEXT 支持本地部署、云端、裸机、虚拟机和容器环境，也可用于全新和已有的 AMD EPYC 系统。在具体实践上，AMD 还谈到与 HPE 的合作：现阶段可在搭载 EPYC 的 HPE 系统上运行，后续计划提供预装 MEXT 和 RAMView 的系统。另外，AMD 自己也在用这项技术。AMD 内部已经在 145 套系统上部署 MEXT。按照 AMD 的测算，如果通过购买 256GB DIMM 扩容，每条 DIMM 约需 1.55 万美元，折合每 GB 超过 50 美元；采用 MEXT 后，单系统扩容成本可降低 83%，145 套系统预计节省超过 500 万美元。
Helion 登场：AMD 对于 AI 时代基础设施的思考大会现场，AMD 也展示了专为 Agentic AI 设计的机架级参考设计 Helion。Helion 是什么？
Helion 是 AMD 在 Helios 之后推出的、面向 Agentic AI 的机架级补充方案。与以 72 块 Instinct GPU 为核心、面向训练和大规模推理的 Helios 配合，Helion 重点提供 CPU 执行资源，也可以加入本地推理 GPU。
这次，AMD 进一步给出了三种参考配置。追求密度的 Helion Liquid 采用液冷，最高容纳 36,864 个 CPU 核心，对应约 120kW 的机架功率。Helion Air 采用风冷，最高 16,384 核，对应约 60kW。还有一套 Helion Air＋Inference，在风冷机架内组合最高 12,288 个 CPU 核心和 16 块 MI350P，把 Agent 执行与本地推理放在一起。
到了机架层面，AMD 还进一步调整了 CPU 和内存之间的功耗分配。这项功能叫 UPP，统一功耗配置。过去，服务器要按内存可能出现的峰值功耗预留空间，但实际运行时，DIMM 未必一直用得上。UPP 采集内存功耗，把 SoC 和 DIMM 放进共同的功耗预算，再由固件执行约束，让没用满的供电余量有机会用于计算。在 AMD 给出的特定配置中，启用 UPP 后，每插槽能够承接的 Agent 数量最高增加 20%。对于已经达到供电上限的机架，多完成这些任务，就不必马上增加相应数量的服务器。
对比 Helion 与英特尔、Arm 和英伟达的机架方案：搭载 256 核 Venice 的 Helion，单机架最高提供 73,728 个线程。Helion 的线程规模分别约为英特尔 288 核 Clearwater Forest 方案、Arm AGI 的 136 核 Neoverse、英伟达 88 核 Vera 方案的 2 倍、3.6 倍和 1.6 倍。MEXT 降低获得新增内存容量的成本，UPP 让供电预算更充分地用于计算。CPU、内存与供电需要一起优化，才能把处理器的吞吐优势保留到整座机架。
在拉斯维加斯，微软 AI 基础设施副总裁 Ananth Sankaranarayanan 登台，在现场介绍了 Azure 围绕 Venice 平台的产品安排：ND MI455X v7 采用 Helios 服务器，面向大规模 AI 推理；HXv2 采用 Venice-X，服务芯片设计和技术计算；HDv2 则采用 Venice，承担 AI 数据处理、智能体和 HPC 任务。其中，微软在现场宣布开放 HDv2 预览，客户可以申请提前使用。微软展示了一组 Spark ETL 测试：处理 1.3TB 数据集，搭载两颗 256 核 Venice 的 HDv2，性能达到其所选在售替代平台的 1.8 倍。微软也谈到，AMD 芯片设计团队正在推进向新一代 Azure HX 实例迁移。
戴尔、HPE、联想、超微（Supermicro）和思科等合作伙伴也来到现场，介绍了各自与 AMD 合作的进展。戴尔正在将 Venice 纳入存储和 AI 数据平台设计；HPE 谈到了 Helios 机架网络合作，以及通过 OpsRamp 等工具管理系统；联想介绍了基于 SP7 平台、覆盖全液冷 HPC 和常规企业应用的服务器设计；超微强调按工作负载搭配 CPU、内存和 I/O；思科则关注计算节点之间的网络连接和规模扩展。
据了解，当前，已有超过 10 款 Helion 认证机架，首批从 2026 年 11 月开始提供。
AMD 未来五年路线图
2017 年，AMD 推出第一代 EPYC，最高 32 核。彼时首先要做的，是让服务器市场重新相信自己。到了今天，EPYC 已经成为 AMD 数据中心业务的重要支柱。
最新财报中，AMD 第三季度数据中心业务收入达到 85.46 亿美元，同比增长 97%，占公司当季总收入约 64%。从数据中心业务的收入看，今年以来前三季度分别为：57.75 亿美元、67.18 亿美元和 85.46 亿美元；预计 Q4 将接近 128 亿美元。这其中，既有 EPYC 的贡献，也有 Instinct 加速器的增长。
AI 时代对于 CPU 的需要，也是历史给予 AMD 的一份礼物。多年积累的架构、企业软件兼容性和云平台合作……AMD 已经准备好了 GPU、网络芯片与软件等等，Helios、Helion 把它们配成系统，服务器伙伴再根据客户的用途完成设计和交付。这也是 AMD 作为 AI 基础设施供应商的实力所在。
从架构、核心密度、内存带宽，到不同产品配置和客户进展，Venice 已经交出了一份完整的答卷。EPYC Venice，领先一代。后续路线，AMD 已经排到了 2030 年。Venice 已于今年第三季度启动出货；第七代 EPYC Florence 预计 2028 年推出，将采用新一代制程，并加入 AI Compute Extensions；第八代 Ravenna 预计 2030 年到来。按这条路线，AMD 计划大约每两年推进一代服务器 CPU。
AI 正在重塑全球计算产业的格局，当 AI 掀起新一轮基础设施建设浪潮，AMD 已经具备了参与其中、持续向前的实力。正如苏姿丰曾说：「我们从未处于如此有利的位置。」
