研究人员找到了一种将NAND和DRAM技术结合起来的方法。
图源：SK海力士
比利时半导体研究中心imec发布了据称是首个3D电荷耦合器件（CCD）存储架构，该架构复兴了我们之前在数码相机和摄像机中已经见过的技术，但用途却完全不同。
借助 3D CCD 架构，研究人员突破了当今人工智能计算中最大的瓶颈之一——内存墙——由于内存带宽和电源效率低下，GPU 和加速器等待数据的时间比处理数据的时间还要长。
新设计结合了DRAM的速度和可重写性以及NAND的密度和效率，形成了一种混合型存储器。
CCD 技术并非什么新鲜事物——电荷耦合器件早已应用于数码相机、广播视频设备、科学成像甚至天文传感器，但 CCD 后来被 CMOS 图像传感器所取代。
传统上，CCD 的工作原理是在半导体栅极之间物理移动电荷，而 imec 的研究也采用了同样的原理来实现高效的存储器移动。
与传统 DRAM 将存储单元并排排列在平面上不同，该设计以类似于 3D NAND 的方式将它们垂直堆叠起来，这一点很重要，因为 DRAM 的局限性包括泄漏、更高的制造成本以及密度改进速度的降低。
这些芯片还用 IGZO（铟镓锌氧化物）代替了硅，这有望降低漏电、延长数据保持时间、更容易进行低温加工，并与高密度 3D 堆叠具有很强的兼容性。
利用这种混合架构，imec已经成功实现了超过4MHz的传输速度，但这项技术仍处于非常早期的阶段，原型机仅使用了少量堆叠层。理论上，它的可扩展性应该可以媲美NAND闪存，目前商用芯片的层数已经超过200层。
CCD 架构有望减少磨损机制，并具有甚至超过 NAND 的耐久性，使其成为 AI 训练集群和推理服务器等高强度应用的理想选择。
“与字节寻址 DRAM 不同，我们的 3D CCD 设备旨在提供块级数据访问，这更适合现代 AI 工作负载，”存储内存项目总监 Maarten Rosmeulen 补充道。
“这种 CCD 器件作为缓冲存储器的潜力在于它能够集成到 3D NAND 闪存串架构中——这是实现可扩展、高位密度的最经济有效的方式，预计远远超过 DRAM 的极限。”
该研究还详细介绍了这一前景广阔的架构的未来规划，将其定位为 CXL Type-3 设备，即符合行业标准、可连接 GPU、CPU 和加速器的设备。这一点至关重要，因为随着 AI 模型规模日益庞大，仅靠本地 GPU 已无法满足需求，超大规模数据中心运营商正纷纷转向 CXL 技术。
作为一款原型和研究产品，它仍有很多障碍需要克服，包括散热性能、层数扩展以及实际应用，但如果成功的话，这种新的混合架构可以大大降低人工智能基础设施中最大的成本之一——DRAM。
展望未来，imec 提出下一阶段可能涉及一种全新的存储器架构，而不是简单地进一步发展现有的设计。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
