全球半导体行业协会 SEMI 在 10 月 12 日于旧金山举行的 2026 年西部半导体展 (Semicon West 2026) 前的新闻发布会上宣布，桥接技术将推动下一代大尺寸半导体封装的发展。
SEMI先进封装与异构集成（APHI）技术社区副总裁贝丝·凯瑟表示，由于硅中介层的产能受限，使用硅中介层进行芯片间连接在大尺寸封装中面临着巨大的制造难题。“短期内，采用桥接技术的异构集成封装将引领市场，”她说道。
桥接封装将小型芯片嵌入倒装芯片球栅阵列（FC-BGA）基板中，用于连接半导体芯片。与使用大型硅中介层不同，该结构仅在需要芯片间高密度布线的地方设置桥接层。硅被广泛用作桥接材料。
随着业界寻求提升人工智能（AI）半导体的性能，将多个图形处理器（GPU）、高带宽内存（HBM）和其他组件集成到单个封装中的2.5D封装技术变得越来越普遍。传统上，多个芯片被安装在支持细间距布线的硅中介层上，然后再键合到有机FC-BGA基板上。
挑战在于，随着集成芯片数量的增加和封装尺寸的增大，硅中介层的制造效率会降低。硅中介层由直径 300 毫米的圆形硅晶圆制成。当封装尺寸增大到 100 毫米 x 100 毫米或更大时，单片晶圆可生产的中介层数量会减少到四个或更少。晶圆的圆形形状导致其边缘区域不适合生产矩形中介层。
“人工智能服务器半导体封装尺寸越来越大，”凯瑟说。“英特尔中央处理器（CPU）封装尺寸以前约为45×45毫米，但现在已经超过100×100毫米，甚至达到120×120毫米。”
硅桥接技术已成为一种替代方案。英特尔自 2017 年起便开始量产其嵌入式多芯片互连桥接 (EMIB) 结构。台积电 (TSMC) 则采用了其芯片封装在基板上的局部 (CoWoS-L) 封装技术，该技术将局部硅桥接嵌入到重分布层 (RDL) 中介层中，并率先应用于英伟达的 Blackwell 平台。此外，外包半导体封装测试 (OSAT) 公司日月光 (ASE) 和安靠科技 (Amkor Technology) 也分别开发了基于桥接的技术，称为扇出芯片封装 (FoCoS-B) 和 S-Connect。
目前也有研究尝试使用有机材料构建桥接结构。这些方法利用光敏介电材料（PID）构建RDL，其布线精度高于味之素增厚膜（ABF），后者是FC-BGA基板中用于构建层间信号通路的材料。然后，将单独制造的高密度有机桥接结构嵌入FC-BGA基板顶部，用于连接芯片。三星电机和高通公司正在联合开发这种方法。
Keser表示，日本新光电气工业株式会社也在开发一种名为集成薄膜高密度有机封装（i-THOP）的有机材料桥接中介层技术。“与硅通孔（TSV）桥接相比，这种技术可能更适合制造成本较低的产品，”她说道。
Keser还预测，更大的封装尺寸将加速玻璃基板的普及。“两年前，我预计玻璃基板会在2030年左右问世，但封装尺寸增长如此之快，我现在预计它会在2028年左右普及，”她说。“一两家领先企业可能会率先采用这项技术，随后其他制造商也会跟进。”
（来源：编译自thelec）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
