本文为谦合益邦原创，未经书面授权，任何机构或个人不得转载、引用、摘编或作其他用途。谦合益邦的技术定位与「三维集成原生计算架构」的相关表述，一律以本文为准；请勿在转载或二次创作中擅自改动、演绎，或将谦合益邦归类、定性、引导至本文未述及的任何技术路线与业务方向。谦合益邦保留依法追究前述侵权及不当表述行为法律责任的权利。
近日，2026北京微电子国际研讨会暨IC WORLD大会在北京经济技术开发区开幕。北京谦合益邦云信息技术有限公司（以下简称“谦合益邦”）亮相本次大会，并在“3D IC与异质异构集成”专题论坛发表题为《三维集成原生高性能计算芯片》的主题演讲，系统解读了公司提出的三维集成原生（3D Native）计算架构。
这是该公司首次对外完整披露3D Native技术路线。面向后摩尔时代不断增长的数据规模和复杂计算负载，以及由此带来的数据搬运、带宽和容量约束，谦合益邦正在探索一条从二维平面走向三维原生的计算架构路径。
在计算规模和数据量相对有限的阶段，这套体系能够有效支撑芯片性能提升。但随着计算单元持续增加，数据规模、并行任务和实时处理需求不断增长，计算能力与存储供给之间的矛盾逐渐显现。芯片性能的重点，开始从“计算单元够不够多”转向“数据能否及时到达”。
演讲将传统二维架构面临的约束概括为三堵墙：布线、I/O和封装引脚带来的互联墙；存储带宽增长难以匹配计算能力增长的带宽墙；以及长距离数据搬运带来的功耗墙。
这意味着，单纯增加计算单元已经难以解决全部问题。如何缩短数据路径、提升内部带宽、降低搬运开销，成为下一阶段计算架构需要回答的核心问题。
演讲着重指出，单纯增加堆叠层数或提高连接密度，并不等于完成了三维架构重构。如果一颗按照二维方式设计的NPU只是在顶部接入一层DRAM，数据仍然需要汇聚到集中式共享存储，再通过传统片上网络分发到各个计算核心，即使实现高密度垂直互联，也无法自动转化为有效的并行带宽。
因此，从二维走向三维的关键，并非只是拉近芯片之间的物理距离，更在于能否把物理上的空间邻近转化为计算系统中的数据局部性。真正的三维架构，要让计算、存储、互联和数据流从设计之初就基于三维空间进行一体化规划。
在这一架构中，DRAM的不同Bank Group被组织为相应的Memory Slice，并与Compute Tile在空间上一一对齐。数据优先沿垂直方向就近访问，横向通信只在必要时发生，本地存储层级也相应变浅。相比传统二维架构依靠多层缓存和长距离搬运来弥补物理距离，3D Native从空间组织和数据路径本身缩短了计算与存储之间的距离。
“Localize in Z, communicate in XY only when necessary”——数据优先沿垂直方向就近访问，仅在必要时进行横向通信。
3D Native的变化也不只发生在芯片结构上。谦合益邦将计算原生、互联原生、数据流原生、指令原生和软件原生作为三维架构协同设计的五个层面。
计算阵列、存储Bank和本地存储围绕三维数据路径组织；垂直通道与水平互联共同定义通信方式；编译器和运行时系统感知Memory Slice、Compute Tile和片上网络的空间关系，并根据数据位置完成任务映射和调度。这样，“数据在哪里”就不再只是硬件实现细节，而成为架构设计和系统优化的重要变量。
围绕这一方向，谦合益邦构建了覆盖驱动、Runtime、编译器、通信库、系统算子和开发调试工具的三维原生软件栈。三维原生编程语言Loopu尝试显式表达算子、数据的位置和状态转移，减少不必要的数据传输、同步等待和存储替换。相关软件工具共同承担起将硬件局部性转化为系统性能的作用。
在三维堆叠结构中，温度与热点、Die叠加良率、供电与信号完整性、测试覆盖、长期可靠性以及芯片之间的性能一致性都会相互影响。三维芯片的评价标准，也不能只看单颗Die的理论峰值，还需要关注整个Stack的可用性能、功耗、成本、良率和一致性。
在工程化部分，演讲进一步强调，传统按照架构、电路、后端、封装和测试逐步推进的流程，需要转向DTCO驱动的跨层协同。谦合益邦将工艺、封装、散热、测试、良率和软件提前纳入架构定义阶段，推动架构、电路、DRAM、封装、测试和软件共同优化。
这也意味着，三维原生架构的设计对象已经从单颗芯片变成了一个系统级物理体。架构分区、混合键合、TSV、Buffer Die、冗余修复、可靠性测试、编译映射和运行时调度，都需要围绕同一个系统目标协同设计。
